特許
J-GLOBAL ID:200903042573560442
半導体装置及びそれを用いた電子装置
発明者:
出願人/特許権者:
,
代理人 (1件):
秋田 収喜
公報種別:公開公報
出願番号(国際出願番号):特願2003-012980
公開番号(公開出願番号):特開2004-228259
出願日: 2003年01月22日
公開日(公表日): 2004年08月12日
要約:
【課題】広範囲の実装形態に適用することができる半導体装置の積層実装を可能とする。【解決手段】半導体チップ1と、この半導体チップの周囲に配置され封止体6下面から露出して外部端子となるリード4の内端とを電気的に接続した半導体装置において、前記リードの外端が、半導体装置の封止体外縁にて下方に延在する。また、この半導体装置を用いた電子装置において、前記半導体装置では、リードの外端が前記封止体外縁にて下方に延在して前記封止体下方に空間を形成し、この空間に他の半導体装置を収容する積層実装を行なう。本発明によれば、封止体の下方に形成した空間に独立した半導体装置を収容して積層実装を行なうことができるので、各種半導体装置の積層実装を行なうことが可能であり、広範囲な実装形態にて半導体装置の積層を可能とすることができる。【選択図】 図3
請求項(抜粋):
半導体チップと、この半導体チップの周囲に配置され封止体下面から露出して外部端子となるリードの内端とを電気的に接続した半導体装置において、
前記リードの外端が、半導体装置の封止体外縁にて下方に延在することを特徴とする半導体装置。
IPC (4件):
H01L23/50
, H01L23/52
, H01L25/10
, H01L25/18
FI (4件):
H01L23/50 W
, H01L23/50 N
, H01L25/10 Z
, H01L23/52 C
Fターム (3件):
5F067AA02
, 5F067AB02
, 5F067DB00
前のページに戻る