特許
J-GLOBAL ID：200903042583544739
窒化物半導体を用いたヘテロ構造電界効果トランジスタ
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (2件)：
小林 茂
, 和泉 良彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-257354
公開番号（公開出願番号）：特開2007-073656
出願日： 2005年09月06日
公開日（公表日）： 2007年03月22日
要約：
【課題】チャネル抵抗を大きく低減する表面パッシベーション膜を有する、窒化物半導体を用いたヘテロ構造電界効果トランジスタを提供すること。【解決手段】GaN層2上にAlGaN障壁層3が形成され、AlGaN障壁層3上にソース電極4、ゲート電極5、ドレイン電極6が形成されているGaN系HFETにおいて、ソース・ゲート間領域7およびゲート・ドレイン間領域8におけるAlGaN障壁層3上に薄いSi3N4膜が堆積され、その上に、Si3N4膜よりも大きなバンドギャップを有する絶縁膜である、Al2O3膜、AlN膜あるいはSiO2膜が堆積されていることを特徴とするGaN系HFETを構成する。【選択図】 図1
請求項（抜粋）：
窒化物半導体を用いたヘテロ構造電界効果トランジスタにおいて、
障壁層上にソース電極、ゲート電極およびドレイン電極が形成され、
前記ソース電極と前記ゲート電極との間の領域と、前記ゲート電極と前記ソース電極との間の領域とにおける前記障壁層の上にSi3N4膜、Al2O3膜がこの順番に堆積され、
前記Si3N4膜の膜厚は0.28nm以上、4nm以下であり、
前記Al2O3膜の膜厚は4nm以上、200nm以下であり、
前記Si3N4膜と前記Al2O3膜との合計膜厚は8nm以上、200nm以下であることを特徴とする、窒化物半導体を用いたヘテロ構造電界効果トランジスタ。
IPC (3件)：
H01L 21/338
, H01L 29/778
, H01L 29/812
5F102FA01
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GL04
, 5F102GM04
, 5F102GQ01
, 5F102GV05
, 5F102GV06
, 5F102GV07
, 5F102GV08
