特許
J-GLOBAL ID：200903042593536203
キャッシュメモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-102165
公開番号（公開出願番号）：特開平9-288615
出願日： 1996年04月24日
公開日（公表日）： 1997年11月04日
要約：
【要約】【課題】 同一キャッシュエントリに割り付けられる異なるタグの複数のメモリエントリへのアクセスが競合するまたは連続する場合にもメインメモリのアクセスを減らしシステム効率を向上する。【解決手段】 CPU2からのメインメモリのアクセスにたいして、主キャッシュメモリ制御回路11により、主キャッシュメモリ12を管理し、主キャッシュメモリをメインメモリに書き戻す必要が生じた場合に補助キャッシュメモリに一旦転送する。また、キャシュ上のデータ検索は主キャッシュメモリ12、補助キャッシュメモリ22を同時に実施する。
請求項（抜粋）：
CPUとメインメモリとの間に設けられ、CPUがメインメモリに対してアクセスしたデータを一旦記憶するキャッシュメモリ装置において、主キャッシュメモリと、補助キャッシュメモリとを有し、前記主キャッシュメモリの書き戻しデータを一旦前記補助キャッシュメモリに記憶することを特徴とするキャッシュメモリ装置。
IPC (2件)：
G06F 12/08
, G06F 12/08 310
G06F 12/08 M
, G06F 12/08 310 Z
