特許
J-GLOBAL ID：200903042602644251
薄膜トランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-134573
公開番号（公開出願番号）：特開2000-332019
出願日： 1990年11月28日
公開日（公表日）： 2000年11月30日
要約：
【要約】【課題】TFTのソース・ドレイン・チャンネル部分となる導電層のコンタクトエッチング部において、導電層の薄膜化による抵抗の増大や断線の発生を防止する。【解決手段】半導体基板101の上方にゲート電極103、配線層104、PAD部105を有する第一導電層を形成し、第一導電層上にシリコン酸化膜106を介して、TFTのソース・ドレイン・チャンネル部分となる第二導電層を形成する。ここで、第二導電層がPAD部105と直接接するように、 PAD部105上のシリコン酸化膜106に開孔部を設ける。次に、シリコン酸化膜108を形成した後に、 PAD部105上の第二導電層とシリコン酸化膜108に、PAD部105まで達するコンタクトホールを形成し、アルミ配線110となる第三導電層を形成する。これにより、第三導電層と第二導電層とは、 PAD部105まで達するコンタクトホールを介して電気的に接続されるとともに、第三導電層と第一導電層とが直接接する構造を有することができる。
請求項（抜粋）：
半導体基板上に形成された第一の絶縁膜、前記第一の絶縁膜上に形成された第一導電膜、所定の第一のパターンで形成された第一のフォトレジスト、前記第一のフォトレジストをマスクとしてエッチングにより形成されたパターン、前記第一導電膜上に形成された第二の絶薄膜、一部が除去された前記第二の絶縁膜、前記第二絶縁膜上と露出した前記第一導電膜上に形成された第二導電膜、所定の第二のパターンで形成された第二のフォトレジスト、前記第二のフォトレジストをマスクにエッチングにより形成されたパターン、前記第二の導電膜と前記第二導電膜のエッチングにより露出した第二絶縁膜上に形成された第三の絶縁膜、前記第三の絶縁膜上に所定の第三のパターンで形成された第三のフォトレジスト、前記第三のフォトレジストをマスクとして、エッチングにより部分的に除去された前記第三の絶縁膜からなる半導体装置において、第三のフォトレジストをマスクに第三の絶縁膜をエッチングすることにより露出する部分の第三の導電膜の下部に第一導電膜が形成されていることを特徴とする半導体装置。
IPC (6件)：
H01L 21/3205
, H01L 21/20
, H01L 21/28
, H01L 21/8244
, H01L 27/11
, H01L 29/786
H01L 21/88 T
, H01L 21/20
, H01L 21/28 L
, H01L 27/10 381
, H01L 29/78 616 S
