特許

J-GLOBAL ID：200903042622317699

動作検証シミュレーションの実行方法及びシミュレーション実行装置並びにプログラム

発明者： 佐潟 修
出願人/特許権者： 株式会社沖データ
代理人 (1件)： 佐藤 幸男
公報種別：公開公報
出願番号（国際出願番号）：特願2001-382645
公開番号（公開出願番号）：特開2003-186936
出願日： 2001年12月17日
公開日（公表日）： 2003年07月04日
要約：

【要約】【課題】 全体(総合的)の動作検証シミュレーションを高速化するとともに、シミュレーション情報が消失しないようにして、その確実な動作検証シミュレーションを可能にする。【解決手段】 シミュレーション制御部201の制御によって、I/Oモデル部204が動作した後の所定タイミング(アドレス値)で、CPUモデル部203をモデル動作設定部205が待機状態に設定してシミュレーションを省略し、次に、I/Oモデル部204からの割り込みを含むイベント通知をモデル動作設定部205が認識した後にCPUモデル部203をモデル動作設定部205によって動作状態に戻してシミュレーションを再開する。このようにCPUモデル部203が、I/Oモデル部204からの割り込みの待機状態において、処理上で意味のないループを処理している場合に、CPUモデル部203のシミュレーションを省略する。

請求項（抜粋）：

制御系の処理をモデル化した制御系モデル部と、制御系モデル部への動作を設定するモデル動作設定部と、シミュレーション対象装置の周辺入出力をモデル化した少なくとも一つの入出力モデル部とを有して動作検証シミュレーションを実行する方法において、前記入出力モデル部が動作した後の所定タイミングで、前記制御系モデル部を前記モデル動作設定部が待機状態に設定してシミュレーションを省略する段階と、前記入出力モデル部からの割り込みを含むイベント通知を前記モデル動作設定部が認識する段階と、前記モデル動作設定部の認識後に、前記制御系モデル部を前記モデル動作設定部によって動作状態に戻してシミュレーションを再開する段階と、を有することを特徴とする動作検証シミュレーションの実行方法。

IPC (3件)：

G06F 17/50 664 ,  G01R 31/28 ,  G06F 9/46 330

FI (3件)：

G06F 17/50 664 A ,  G06F 9/46 330 C ,  G01R 31/28 F

Fターム (11件)：

2G132AA01 ,  2G132AA03 ,  2G132AB02 ,  2G132AC09 ,  2G132AC12 ,  2G132AL09 ,  5B046AA08 ,  5B046BA03 ,  5B046JA05 ,  5B098JJ05 ,  5B098JJ06