特許

J-GLOBAL ID：200903042624978390

MIS電界効果トランジスタを備えた半導体装置

発明者： 藤島 直人 ,  多田 元
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山田 稔
公報種別：公開公報
出願番号（国際出願番号）：特願平6-000176
公開番号（公開出願番号）：特開平7-202194
出願日： 1994年01月06日
公開日（公表日）： 1995年08月04日
要約：

【要約】【目的】 ブレイクダウン電圧を所定値に固定でき、耐圧の経時的変化を抑制できる信頼性の高いMIS電界効果トランジスタを備えた半導体装置を提供する。【構成】 MOS部25とドレイン部26との間においては、N型ウェル層11の主面側には第1のP型ベース層12とN型ベース層19に亘って第2のP型ベース層23が形成されている。ドレインコンタクト層20の真下においてはN型ベース層19よりも深く、第2のベース層111とは隔離したP型ウェル状のアノード領域130が形成されている。アノード領域130とN型ベース層19とにより耐圧リミッタ用ダイオードないし犠牲ダイオードをなっており、順方向阻止時にはその接合面からも空乏層が拡がり、最初にブレイクダウンが発生する部位124はアノード領域130とN型ベース層19の接合面にある。

請求項（抜粋）：

第1導電型の半導体基板の主面側に形成された第2導電型のウェル領域と、このウェル領域内に形成された第1導電型の第1ベース層、この第1導電型ベース層内に形成された第2導電型ソース層、及び第1導電型ベース層をバックゲートとし前記ウェル領域から第2導電型ソース層に亘ってゲート絶縁膜を介して形成されたゲート電極を具備するMIS部と、前記ウェル領域の端部に接続して形成された第2導電型のドレイン部と、前記ウェル領域の表面に前記第1ベース層と前記ドレイン部とに亘って形成された第2導電型の第2ベース層を有するMIS電界効果トランジスタを備えた半導体装置において、前記ドレイン部にこれより深く形成された第1導電型のウェル領域を有することを特徴とするMIS電界効果トランジスタを備えた半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 27/08 331

FI (2件)：

H01L 29/78 301 K ,  H01L 29/78 301 S