特許
J-GLOBAL ID:200903042625446244
半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2002-013801
公開番号(公開出願番号):特開2003-218116
出願日: 2002年01月23日
公開日(公表日): 2003年07月31日
要約:
【要約】【課題】 多層配線を有する半導体デバイスにおいて、良好な層間絶縁膜の平坦性を有する半導体装置及びその製造方法を提供することを目的とする。【解決手段】 多層配線構造を有する半導体装置の下層配線上及び該下層配線配設部に、絶縁膜とSOG膜からなる多層層間絶縁膜を形成後エッチバックすることにより前記下層配線配設部の段差を緩和させた平坦面を形成する工程を含む半導体装置の製造方法において、前記下層配線上及び該下層配線配設部に、前記絶縁膜と前記SOG膜を順に形成し、前記下層配線上の前記絶縁膜が露出するまで前記SOG膜をエッチバックし、かつ前記下層配線配設部には前記SOG膜を残す工程を、少なくとも2回繰り返すことを特徴とする
請求項(抜粋):
多層配線構造を有する半導体装置で、下層配線と上層配線との間に形成された絶縁膜とSOG膜からなる多層層間絶縁膜を平坦化して前記下層配線配設部の段差を緩和させた半導体装置において、前記下層配線配設部の段差を埋める前記絶縁膜と前記SOG膜からなる前記多層層間絶縁膜は、前記絶縁膜と該絶縁膜上に前記SOG膜を形成した層を、少なくとも2層以上連続で備えた構造を含むことを特徴とする半導体装置。
IPC (2件):
H01L 21/3205
, H01L 21/768
FI (2件):
H01L 21/88 K
, H01L 21/90 Q
Fターム (22件):
5F033HH04
, 5F033HH09
, 5F033PP15
, 5F033QQ08
, 5F033QQ09
, 5F033QQ10
, 5F033QQ14
, 5F033QQ31
, 5F033QQ74
, 5F033QQ75
, 5F033RR04
, 5F033RR06
, 5F033RR09
, 5F033RR15
, 5F033RR25
, 5F033SS11
, 5F033SS22
, 5F033TT02
, 5F033TT04
, 5F033VV09
, 5F033XX01
, 5F033XX37
前のページに戻る