特許

J-GLOBAL ID：200903042629573631

半導体装置の製造方法

発明者： 奥田 章二 ,  土岐 雅彦
出願人/特許権者： 富士通株式会社 ,  富士通ヴイエルエスアイ株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-178621
公開番号（公開出願番号）：特開平5-029482
出願日： 1991年07月19日
公開日（公表日）： 1993年02月05日
要約：

【要約】【目的】 半導体装置の成膜方法に関し,ECR-P-CVD装置において,逆テーパーの電極膜上に絶縁膜を形成する場合の電極膜側壁への鬆の発生を防ぐことを目的とする【構成】 プラズマCVD法を用いた半導体装置の製造方法において,電極配線膜2が形成された半導体基板1上に, 第1の絶縁膜3を形成する第1の工程と,プラズマイオン5により, 第1の絶縁膜3をエッチングして,第1の絶縁膜3の外縁をテーパー状に形成する第2の工程と,第1の絶縁膜3を覆って,第2の絶縁膜6を形成する第3の工程とを含み,第1の工程は,実質的にプラズマにバイアスをかけることなく,かつ電極配線膜2表面及び半導体基板1表面が第1の絶縁膜3にて密着被覆されるような異方性にて行い, 第3の工程は,プラズマにバイアスをかけて,かつ第1の工程よりも高い異方性にて行うように構成する。

請求項（抜粋）：

プラズマCVD法を用いた半導体装置の製造方法において,電極配線膜(2) が形成された半導体基板(1) 上に, 第1の絶縁膜(3) を形成する第1の工程と,プラズマイオン(5) により, 該第1の絶縁膜(3) をエッチングして,該第1の絶縁膜(3) の外縁をテーパー状に形成する第2の工程と,該第1の絶縁膜(3) を覆って,第2の絶縁膜(6) を形成する第3の工程とを含み,前記第1の工程は,実質的にプラズマにバイアスをかけることなく,かつ前記電極配線膜(2) 表面及び前記半導体基板(1) 表面が前記第1の絶縁膜(3) にて密着被覆されるような異方性にて行い,前記第3の工程は,プラズマにバイアスをかけて,かつ前記第1の工程よりも高い異方性にて行うことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/90 ,  H01L 21/31

引用特許：

審査官引用 (3件)

• 特開昭63-257246
  
• 特開昭63-161624
  
• 特開平3-280539