特許

J-GLOBAL ID：200903042699269573

半導体装置及びその製造方法

発明者： 佐藤 新治
出願人/特許権者： 株式会社リコー
公報種別：公開公報
出願番号（国際出願番号）：特願平9-365425
公開番号（公開出願番号）：特開平11-186273
出願日： 1997年12月19日
公開日（公表日）： 1999年07月09日
要約：

【要約】【課題】 低抵抗で、エレクトロマイグレーション耐性及びストレスマイグレーション耐性に優れ、信頼性の高い埋め込み方式のCu配線層を有する半導体装置及びその製造方法を提供することを目的とする。【解決手段】 トランジスタ等の半導体素子が形成された半導体基板10上に絶縁膜12が形成され、この絶縁膜12表面に配線溝14が形成され、この配線溝14内には、配線溝14内の側壁及び底面を覆っているTiN保護膜16を介して、4at.%のMgが固溶されているCu膜からなる埋め込み配線層であるCu-4at.%Mg配線層18aが埋め込まれている。このCu-4at.%Mg配線層18a上には、Cu-4at.%Mg配線層18aの酸化を防止するための酸化防止バリアとして機能するMgO皮膜26が形成されている。

請求項（抜粋）：

半導体基板上の絶縁膜に形成された接続孔又は配線溝内の少なくとも一方に、配線層が埋め込まれている半導体装置であって、前記配線層が、所定の元素が固溶されて融点が純銅よりも低くなっている銅膜からなることを特徴とする半導体装置。

IPC (2件)：

H01L 21/3205 ,  H01L 21/768

FI (3件)：

H01L 21/88 B ,  H01L 21/88 M ,  H01L 21/90 C