特許

J-GLOBAL ID：200903042705733236

入力ヒステリシス回路

発明者： 西森 久雄 ,  川原 広義 ,  田中 純
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-353019
公開番号（公開出願番号）：特開2000-183702
出願日： 1998年12月11日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】 回路を構成する素子数を減らすことで、ICチップ内に占める回路の面積を小さくすることにより、コストの削減につなげることができる入力ヒステリシス回路を得る。【解決手段】 出力に関するトランジスタQ3のベースに接続された抵抗の分割比を、設定用のトランジスタQ2をON,OFFさせることで変化させることにより、入力閾値電圧とヒステリシス幅を設定する。

請求項（抜粋）：

出力に関するトランジスタのベースに接続された抵抗の分割比を変化させることにより、入力閾値電圧とヒステリシス幅を設定することを特徴とする入力ヒステリシス回路。

Fターム (9件)：

5J039DA03 ,  5J039DA08 ,  5J039DB08 ,  5J039DB09 ,  5J039DC02 ,  5J039KK16 ,  5J039KK18 ,  5J039MM02 ,  5J039MM16