特許

J-GLOBAL ID：200903042728756080

半導体記憶装置

発明者： 北川 雅也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 青木 朗 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-199583
公開番号（公開出願番号）：特開平6-045451
出願日： 1992年07月27日
公開日（公表日）： 1994年02月18日
要約：

【要約】【目的】 本発明は冗長回路と自己診断回路とを有する半導体記憶装置に関し、冗長回路への置き換えのために行う不良箇所を特定可能な試験が容易に行えるようにすることを目的とする。【構成】 冗長回路2と自己診断回路3とを備える半導体記憶装置において、自己診断回路3は自己診断動作において不良箇所を発見した時に不良箇所の位置を記憶する不良位置記憶手段4と不良位置記憶手段4に記憶した不良箇所の位置を出力する出力手段5とを備えるように構成する。

請求項（抜粋）：

不良箇所を置き換える冗長回路(2)と、不良箇所の有無を判定する自己診断回路(3)とを備える半導体記憶装置において、前記自己診断回路(3)は、自己診断動作において不良箇所を発見した時に該不良箇所の位置を記憶する不良位置記憶手段(4)と、該不良位置記憶手段(4)に記憶した前記不良箇所の位置を出力する出力手段(5)とを備えることを特徴とする半導体記憶装置。

IPC (5件)：

H01L 21/82 ,  G11C 11/413 ,  G11C 29/00 301 ,  G11C 29/00 303 ,  H01L 21/66

FI (2件)：

H01L 21/82 R ,  G11C 11/34 341 C

引用特許：

審査官引用 (3件)

• 特開平3-181097
  
• 特開平3-160697
  
• 特開昭63-079298