特許

J-GLOBAL ID：200903042747062811

半導体装置

発明者： 込山 忠
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-269390
公開番号（公開出願番号）：特開2001-093943
出願日： 1999年09月22日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】安価な構造で実装に関るテープの反りを抑え、テープを用いたアレイ電極タイプの半導体パッケージの実装不良を防止する半導体装置を提供する。【解決手段】ICチップ11主表面上の複数の電極パッド12は、実装側の外部端子31とつながる導電パターン21を配した絶縁性のテープ22におけるバンプ電極23とそれぞれ接続されている。テープ22は、テープ221〜224に分割されている。各テープ間には熱膨脹時の余裕が与えられるギャップGAPがある。各テープ221〜224それぞれを固着して外形枠を形成する固定部材24が設けられている。固定部材24は、導電パターン21の形成側と反対の外縁周辺部にテープ22の外枠となるよう設けられている。この固定部材24は、金属薄膜または樹脂製のテープ等で構成され、テープ22の厚みより薄い。

請求項（抜粋）：

主表面上に複数の電極パッドが設けられた半導体チップと、前記半導体チップの電極パッドそれぞれと接続される導電パターンを配して、複数に分割された絶縁性のテープと、前記テープそれぞれを固着して外形枠を形成する固定部材と、前記導電パターンの所定部位と接続される外部端子と、前記半導体チップの主表面側を封止する封止部材と、を具備したことを特徴とする半導体装置。

IPC (3件)：

H01L 21/60 311 ,  H01L 21/60 ,  H01L 23/12

FI (3件)：

H01L 21/60 311 W ,  H01L 21/60 311 R ,  H01L 23/12 L

Fターム (5件)：

5F044MM03 ,  5F044MM07 ,  5F044MM08 ,  5F044MM48 ,  5F044RR18