特許

J-GLOBAL ID：200903042788604742

TFT

発明者： 前田 茂伸
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-154405
公開番号（公開出願番号）：特開2003-037273
出願日： 1993年05月13日
公開日（公表日）： 2003年02月07日
要約：

【要約】【目的】 -BTストレスによるTFTの特性劣化に関する信頼性評価方法を確立し、その評価法に基づいて、-BTストレス状態において要求される信頼性を満たすTFTを提供する。【構成】 SRAMのメモリセルにおいて用いられるTFTであって、シリコン薄膜のチャンネル層と、シリコン酸化膜のゲート絶縁膜とを含み、バーン・イン試験によってしきい値電圧が負荷圧側へシフトする量だけ、予めしきい値電圧が正電圧側へずらされて設定されている。

請求項（抜粋）：

SRAMのメモリセルにおいて用いられるTFTであって、シリコン薄膜のチャンネル層と、シリコン酸化膜のゲート絶縁膜とを含み、バーン・イン試験によってしきい値電圧が負電圧側へシフトする量だけ、予めしきい値電圧が正電圧側へずらして設定されていることを特徴とするTFT。

IPC (3件)：

H01L 29/786 ,  H01L 21/8244 ,  H01L 27/11

FI (2件)：

H01L 29/78 624 ,  H01L 27/10 381

Fターム (13件)：

5F083BS30 ,  5F083BS41 ,  5F083GA21 ,  5F083GA27 ,  5F083ZA20 ,  5F110AA08 ,  5F110AA14 ,  5F110AA24 ,  5F110AA25 ,  5F110BB07 ,  5F110CC02 ,  5F110FF02 ,  5F110GG02

引用特許：

審査官引用 (2件)

• 特開平4-334054
  
• 特開平4-232693