特許
J-GLOBAL ID：200903042823842449
マクロセルジェネレータおよび集積回路設計方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平5-210617
公開番号（公開出願番号）：特開平7-065054
出願日： 1993年08月25日
公開日（公表日）： 1995年03月10日
要約：
【要約】【目的】 集積回路設計のアルゴリズム決定段階におけるシステム設計者の負担を軽減することができるマクロセルジェネレータおよび集積回路設計方法を提供する。【構成】 マクロセルジェネレータによって自動的に作成された、DCTマクロセルのCプログラムコード11、VHDLコード12、ネットリスト13およびレイアウト情報として用いられるDCTマクロセルをそれぞれデータベースなどに登録する。そして、システム設計者が、C言語によるプログラム101、VHDLによるプログラム201、ネットリスト301およびマスクデータの作成を行う際に、上記登録された各情報を引用あるいは参照することで、アルゴリズム決定段階、上流LSI論理設計段階、下流LSI論理設計段階およびレイアウト段階におけるシステム設計者の負担が軽減される。
請求項（抜粋）：
入力されたパラメータに応じて、集積回路のレイアウトを行う段階において使用され、集積回路が有する特定の機能を示すマクロセルと、集積回路のアルゴリズムを決定する段階において使用され、前記マクロセルが示す機能のうち、時間的な要素を含まない機能を示すプログラムコードとを作成するマクロセルジェネレータ。
IPC (2件)：
G06F 17/50
, G06F 9/06 530
