特許
J-GLOBAL ID:200903042825768840
配線基板
発明者:
,
,
出願人/特許権者:
代理人 (1件):
鈴木 学
公報種別:公開公報
出願番号(国際出願番号):特願平11-059424
公開番号(公開出願番号):特開2000-260902
出願日: 1999年03月05日
公開日(公表日): 2000年09月22日
要約:
【要約】【課題】ノイズを低減し、チップキャパシタに接続する配線の抵抗やインダクタンスを低減する配線基板を提供する。【解決手段】コア基板2の第1主面2aの凹部4に収容したチップキャパシタ10と、第1主面2a上に形成した第1多層配線部20と、その上面に形成しICチップ29と接続するIC接続端子28と、上記配線部20に設けられIC接続端子28と接続するIC接続配線26,27と、基板2の第2主面2b上に形成した第2多層配線部30と、その上面に形成した外部接続端子38と、上記配線部30と凹部4の底面部4bに設けて外部接続端子38と接続する外部接続配線36,37を備え、上記キャパシタ10は、第1主面2a側で第1のIC接続配線26と接続し且つ第2主面2b側で第1の外部接続配線36と接続する第1の端子電極12と、第1主面側2aで第2のIC接続配線27と接続し且つ第2主面2b側で第2の外部接続配線37と接続する第2の端子電極14とを備えた配線基板1。
請求項(抜粋):
第1主面と第2主面とを有するコア基板と、上記コア基板の第1主面に形成された凹部と、上記凹部に収容されたチップキャパシタと、上記チップキャパシタを収容したコア基板の第1主面上に導体層と絶縁層とを交互に積層して形成された第1多層配線部と、上記第1多層配線部の上面に形成され、ICチップと接続するためのIC接続端子と、上記第1多層配線部に設けられ、上記IC接続端子と接続されるIC接続配線と、上記チップキャパシタを収容したコア基板の第2主面上に導体層と絶縁層とを交互に積層して形成された第2多層配線部と、上記第2多層配線部の上面に形成される外部接続端子と、上記第2多層配線部および上記凹部の底面部に設けられ、上記外部接続端子と接続される外部接続配線と、を備えた配線基板であって、上記チップキャパシタは、上記第1主面側において第1のIC接続配線と接続され、且つ、上記第2主面側において第1の外部接続配線と接続される第1の端子電極と、上記第1主面側において第2のIC接続配線と接続され、且つ、上記第2主面側において第2の外部接続配線と接続される第2の端子電極と、を備える、ことを特徴とする配線基板。
IPC (2件):
FI (5件):
H01L 23/12 B
, H05K 3/46 K
, H05K 3/46 Q
, H05K 3/46 N
, H01L 23/12 N
Fターム (18件):
5E346AA02
, 5E346AA06
, 5E346AA12
, 5E346AA15
, 5E346AA43
, 5E346BB01
, 5E346BB16
, 5E346BB20
, 5E346CC09
, 5E346CC31
, 5E346DD02
, 5E346FF04
, 5E346FF45
, 5E346GG15
, 5E346HH01
, 5E346HH02
, 5E346HH05
, 5E346HH31
前のページに戻る