特許

J-GLOBAL ID：200903042846211276

復号回路および通信装置

発明者： 小倉 浩嗣 ,  丹野 芳浩
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-203652
公開番号（公開出願番号）：特開2003-018021
出願日： 2001年07月04日
公開日（公表日）： 2003年01月17日
要約：

【要約】【課題】 元ビット列の使用パターン数の大小に拘わらずに常に効率的な復号を簡易な構成で実現可能とする。【解決手段】 多数決論理判定法により符号化TFCIから元TFCIの復号を行う多数決判定回路322と、最尤系列推定法により符号化TFCIから元TFCIの復号を行う最尤系列推定回路323とをそれぞれ設け、これら多数決判定回路322および最尤系列推定回路323をセレクタ324,325により選択的に使用可能としておく。復号制御回路326は、元TFCIの使用パターン数がしきい値以上であれば多数決判定回路322を、またしきい値よりも少なければ最尤系列推定回路323をそれぞれ有効とする。

請求項（抜粋）：

iビットにより取り得る2iパターンのうちので使用されるパターン数が変化する元ビット列を多数決論理判定法および最尤系列推定法のいずれでも復号可能な所定の符号化方式で符号化してなる符号化ビット列から前記元ビット列の復号を行う復号回路において、前記多数決論理判定法により復号を行う第1復号手段と、前記最尤系列推定法により復号を行う第2復号手段と、前記使用されるパターン数が所定のしきい値以上であるときには前記第1復号手段に、また前記使用されるパターン数が前記しきい値よりも小さいときには前記第2復号手段にそれぞれ復号を行わせる制御手段とを具備したことを特徴とする復号回路。

IPC (6件)：

H03M 13/43 ,  H03M 7/38 ,  H03M 13/45 ,  H04B 3/06 ,  H04J 13/00 ,  H04L 1/08

FI (6件)：

H03M 13/43 ,  H03M 7/38 ,  H03M 13/45 ,  H04B 3/06 A ,  H04L 1/08 ,  H04J 13/00 A

Fターム (24件)：

5J064AA02 ,  5J064BA05 ,  5J064BB08 ,  5J064BC01 ,  5J064BC05 ,  5J064BC20 ,  5J064BD02 ,  5J065AA01 ,  5J065AB05 ,  5J065AC02 ,  5J065AD10 ,  5J065AE06 ,  5J065AF02 ,  5J065AG05 ,  5J065AH11 ,  5K014AA01 ,  5K014EA03 ,  5K014FA03 ,  5K022EE01 ,  5K022EE21 ,  5K022EE31 ,  5K046AA05 ,  5K046BB01 ,  5K046EE06