特許
J-GLOBAL ID：200903042901630798
空間的光変調器に対するフレームバッファにおける動的メモリ割当て
発明者：
出願人/特許権者：
代理人 (1件)：
浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-237216
公開番号（公開出願番号）：特開平5-260422
出願日： 1992年09月04日
公開日（公表日）： 1993年10月08日
要約：
【要約】【目的】 画像ディスプレイ装置における空間的光変調器に対するフレームバッファを提供する。【構成】 空間的光変調器17に対するフレームバッファ16は、全てのディスプレイ行の1ビット位置から値を受けるVRAM行から構成されるセクションを有するビデオランダムアクセスメモリデバイス(VRAM)から構成される。割当て回路60は、データが書込まれている時に上記VRAM行を充填するためのアドレスをフレームバッファ16へ供給し、VRAM行が空にされた時アドレスメモリを更新し、フレームバッファ16からデータが読出されている時にVRAM行を空間的光変調器17のディスプレイ行へマッピングするためのアドレスを供給する。
請求項（抜粋）：
画像の行を表わすデータを受け、上記データから上記画像を再生する空間的光変調器と、制御線およびアドレス線を有し、入来データを記憶するビデオランダムアクセスフレームメモリであって、上記データがメモリ行から構成されるセクション内に読込まれるようになっており、それぞれの上記セクションがデータの1ビットフレームを表わすデータを記憶するようになっている、上記ビデオランダムアクセスフレームメモリと、上記フレームメモリのメモリ行を動的に割当てるメモリ割当て回路であって、上記割当て回路が、使用可能なメモリ行のリストを記憶するための先入れ先出し(FIFO)メモリと、メモリ行を上記空間的光変調器のディスプレイ行にマッピングするマッピングメモリと、上記FIFOメモリから使用可能なメモリ行をフェッチし、メモリ行の充填を制御し、また上記マッピングメモリ内の充填されたメモリ行のアドレスを保管するための制御装置と、を有する上記メモリ割当て回路と、を含み、上記マッピングメモリが、あるメモリ行がダウンロードされた時そのアドレスが上記FIFO内に置かれるように、上記FIFOと通信しており、さらに、上記フレームメモリへメモリアドレスを供給するためのスイッチであって、上記アドレスの値が、上記フレームメモリがディスプレイデータをロードされるべきであるか、または上記空間的光変調器へダウンロードされるべきであるかに依存する、上記スイッチを含む、グラフィック画像の行および列を表わすデータを記憶しかつディスプレイする投射回路。
IPC (2件)：
前のページに戻る
