特許

J-GLOBAL ID：200903042913749812

マイクロエレクトロニクス構成部材の製造方法及びマイクロエレクトロニクス構成部材

発明者： ギュンター シンドラー ,  ツフォニミア ガブリック ,  ヴァルター ハルトナー
出願人/特許権者： インフィネオン テクノロジース アクチエンゲゼルシャフト
代理人 (1件)： 矢野 敏雄 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-253003
公開番号（公開出願番号）：特開2002-076296
出願日： 2001年08月23日
公開日（公表日）： 2002年03月15日
要約：

【要約】【課題】 有効な水素バリアを簡単な方法で被着した後にコンタクトホールをエッチングできるような方法及びマイクロエレクトロニクス構成部材を提供すること【解決手段】 基板(1)に、第1の電極(31)、第2の電極(32)及び前記の電極(31,32)の間の強誘電性又は常誘電性の誘電体(33)を含有するメモリキャパシタ(3)を作成し、メモリキャパシタ(3)上に水素の侵入から保護するバリア(4)を作成するに当たり、バリアの作成の際に、まず酸化ケイ素(41)を作成し、メモリキャパシタ(3)及び酸化ケイ素(41)の少なくとも一部をアニールし、かつアニールされた酸化ケイ素-層(41)上に水素の侵入から保護するバリア層(42)を被着することを特徴とするマイクロエレクトロニクス構成部材の製造方法及び前記製造方法により製造されたマイクロエレクトロニクス構成部材

請求項（抜粋）：

a) 基板(1)に、第1の電極(31)、第2の電極(32)及び前記の電極(31,32)の間の強誘電性又は常誘電性の誘電体(33)を含有するメモリキャパシタ(3)を作成し、a) メモリキャパシタ(3)に水素の侵入から保護するバリア(4)を作成する、マイクロエレクトロニクス構成部材の製造方法において、バリアの作成の際に、まず酸化ケイ素-層(41)を作成し、メモリキャパシタ(3)及び酸化ケイ素-層(41)の少なくとも一部をアニールし、かつアニールされた酸化ケイ素-層(41)上に水素の侵入から保護するバリア層(42)を被着することを特徴とするマイクロエレクトロニクス構成部材の製造方法。

IPC (3件)：

H01L 27/105 ,  H01L 21/8242 ,  H01L 27/108

FI (3件)：

H01L 27/10 444 B ,  H01L 27/10 621 Z ,  H01L 27/10 651

Fターム (15件)：

5F083AD21 ,  5F083AD49 ,  5F083FR02 ,  5F083GA25 ,  5F083JA02 ,  5F083JA19 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083PR18 ,  5F083PR21 ,  5F083PR33

引用特許：

審査官引用 (1件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平6-055552   出願人：松下電子工業株式会社