特許
J-GLOBAL ID：200903042939991697
SCFLから成る半導体論理装置
発明者：
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-263756
公開番号（公開出願番号）：特開平5-102839
出願日： 1991年10月11日
公開日（公表日）： 1993年04月23日
要約：
【要約】【目的】 ソース結合形論理回路から成るラッチ回路であり、且つ、低電圧電源で作動させるのに好適なリセット機能を有する半導体論理装置を提供することを目的とする。【構成】 共通ソース接点に定電流源が接続し、ゲート接点にクロック信号が印加される差動対を構成する一対の電界効果トランジスタと、該差動対を構成する電界効果トランジスタのドレイン接点に接続し、入力信号を該クロック信号に同期してラッチする電流切換え回路と、該差動対を構成する電界効果トランジスタの共通ソース接点にソース接点が接続し、該電流切換え回路内のラッチ信号発生接点にドレイン接点が接続し、ゲート接点にリセット信号が印加される電界効果トンジスタで構成した。
請求項（抜粋）：
共通ソース接点に定電流源が接続し、ゲート接点にクロック信号が印加される差動対を構成する一対の電界効果トランジスタと、該差動対を構成する電界効果トランジスタのドレイン接点に接続し、入力信号を該クロック信号に同期してラッチする電流切換え回路と、該差動対を構成する電界効果トランジスタの共通ソース接点にソース接点が接続し、該電流切換え回路内のラッチ信号発生接点にドレイン接点が接続し、ゲート接点にリセット信号が印加される電界効果トンジスタとを有する、SCFLから成る半導体論理装置。
IPC (2件)：
H03K 19/0952
, H03K 3/356
