特許

J-GLOBAL ID：200903042993432326

ゲートアレイ

発明者： 浦野 正美
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 長尾 常明
公報種別：公開公報
出願番号（国際出願番号）：特願平8-297099
公開番号（公開出願番号）：特開平10-125878
出願日： 1996年10月21日
公開日（公表日）： 1998年05月15日
要約：

【要約】【課題】 MT-CMOS回路を搭載して、低電圧高速動作を実現したゲートアレイを提供する。【解決手段】 横方向に2個設けられた低しきい値pチャネルMOSトランジスタQ1、Q2と横方向に2個設けられた低しきい値nチャネルMOSトランジスタQ3、Q4を縦方向に配列し、前記MOSトランジスタQ1、Q2の上隣に高しきい値pチャネルMOSトランジスタQ5、Q6を配置し、前記MOSトランジスタQ3、Q4の下隣に高しきい値nチャネルMOSトランジスタQ7、Q8を配置した第1の基本セル31を使用する。

請求項（抜粋）：

横方向に複数設けた低しきい値pチャネルMOSトランジスタと横方向に複数設けた低しきい値nチャネルMOSトランジスタを縦方向に配列して低しきい値トランジスタ群を形成し、横方向に複数設けた高しきい値pチャネルMOSトランジスタを前記低しきい値トランジスタ群の上隣に配置し、横方向に複数設けた高しきい値nチャネルMOSトランジスタを前記低しきい値トランジスタ群の下隣に配置して第1の基本セルを構成し、該第1の基本セルを構成要素としたことを特徴とするゲートアレイ。

IPC (3件)：

H01L 27/118 ,  H01L 21/8238 ,  H01L 27/092

FI (2件)：

H01L 21/82 M ,  H01L 27/08 321 J