特許

J-GLOBAL ID：200903042994839462

デュアルゲート構造CMOS半導体装置とその製造方法

発明者： 宇佐美 太郎 ,  加藤 静一
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平6-180601
公開番号（公開出願番号）：特開平8-031949
出願日： 1994年07月08日
公開日（公表日）： 1996年02月02日
要約：

【要約】【目的】 ポリサイドゲート電極でシリサイド層を通って不純物が相互に拡散するのを防止する。【構成】 ポリシリコン膜5のP型領域にボロンを注入してP型ポリシリコン膜7とする。そのポリシリコン膜上に不純物拡散防止膜としてシリコン酸化膜8を形成する。そのシリコン酸化膜8上にN型領域に開口を有するレジスト6Pを形成し、それをマスクとしてシリコン酸化膜8を等方的にエッチングしてレジスト6Pの下のシリコン酸化膜8をサイドエッチする。次に、そのレジスト6Pをマスクとして開口部のポリシリコン膜に砒素をイオン注入してN型ポリシリコン膜9とする。レジスト6Pを除去した後、タングステン膜10を堆積し、熱処理を施してシリサイド層11を形成する。

請求項（抜粋）：

第1導電型ポリシリコンゲート電極を有する第1導電型MOSトランジスタと第2導電型ポリシリコンゲート電極を有する第2導電型MOSトランジスタとを備え、両ポリシリコンゲート電極が連続した同一層のポリシリコン層からなり、そのポリシリコン層上には第1導電型領域を被い、第1導電型と第2導電型の接合部をまたいで第2導電型領域の一部分上のみまで被う高融点金属シリサイド層が形成され、そのポリシリコン層上で高誘電金属シリサイド層で被われていない領域には不純物拡散防止層が形成されているデュアルゲート構造CMOS半導体装置。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/28 301 ,  H01L 29/78

FI (2件)：

H01L 27/08 321 D ,  H01L 29/78 301 G