特許
J-GLOBAL ID：200903043003146444
インテリジェントパワスイッチ用回路
発明者：
出願人/特許権者：
代理人 (1件)：
瀧野 秀雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-076497
公開番号（公開出願番号）：特開平6-289087
出願日： 1993年04月02日
公開日（公表日）： 1994年10月18日
要約：
【要約】【目的】 負荷のショート及びオープンの異常を直接検出できるステータス信号を出力できるようにしたインテリジェントパワスイッチ用回路を提供する。【構成】 直流電源が供給される電源端子T1と出力端子T2間に接続されスイッチング手段1が、制御信号入力端子T3への制御信号の入力に応じてオンされて電源を出力端子に接続された負荷に供給する。負荷ショート検出回路4が、負荷がショートしているとき前記制御信号が入力されている期間Hレベルとなる異常信号を発生する。負荷オープン検出回路5が、負荷がオープンしているとき制御信号が入力されている期間Hレベルとなる異常信号を発生する。回路4及び回路5からの異常信号をステータス出力端子T3から出力する。回路4又は回路5の出力に、異常信号の立ち下がりを遅延する立下り遅延回路7を設けた。
請求項（抜粋）：
直流電源が供給される電源端子と出力端子間に接続され制御信号入力端子への制御信号の入力に応じてオンされて電源を前記出力端子に接続された負荷に供給するスイッチング手段と、前記負荷がショートしているとき前記制御信号が入力されている期間Hレベルとなる異常信号を発生する負荷ショート検出回路と、前記負荷がオープンしているとき前記制御信号が入力されている期間Hレベルとなる異常信号を発生する負荷オープン検出回路と、前記負荷ショート検出回路及び前記負荷オープン検出回路からの異常信号をステータス出力端子から出力するようにしたインテリジェントパワスイッチ用回路において、前記負荷ショート検出回路又は前記負荷オープン検出回路の出力に、異常信号の立ち下がりを遅延する立下り遅延回路を設けたことを特徴とするインテリジェントパワスイッチ用回路。
IPC (4件)：
G01R 31/02
, G05F 1/10 304
, G05F 1/10
, H03K 17/00
