特許

J-GLOBAL ID：200903043004057410

半導体装置およびその製造方法

発明者： 益岡 完明
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-101541
公開番号（公開出願番号）：特開2001-284540
出願日： 2000年04月03日
公開日（公表日）： 2001年10月12日
要約：

【要約】【課題】半導体装置の内部回路、入出力回路および保護回路をESDから簡便な方法で保護できるようにすると共に入出力回路あるいは保護回路の動作速度の向上および消費電力の低減を容易にする。【解決手段】MOSトランジスタあるいはCMOSトランジスタのチャネルドープ層(チャネル拡散層)が、例えば図1に示すようなP型局所ドープ層5がN型ソース拡散層11とN型ドレイン拡散層12との間に局部的に形成される。そして、このような構造のMOSトランジスタあるいはCMOSトランジスタでもって、半導体装置の入出力回路あるいは保護回路が構成される。

請求項（抜粋）：

半導体基板上に形成される絶縁ゲート電界効果トランジスタ(以下、MOSトランジスタという)において、前記MOSトランジスタのゲート電極を挟んで形成されるソース拡散層とドレイン拡散層との間に局部的に、前記半導体基板と同導電型であって前記半導体基板の不純物よりも高濃度の不純物を含有するチャネル拡散層が形成されていることを特徴とする半導体装置。

IPC (4件)：

H01L 27/06 311 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78

FI (3件)：

H01L 27/06 311 C ,  H01L 27/08 321 H ,  H01L 29/78 301 K

Fターム (30件)：

5F040DA12 ,  5F040DA23 ,  5F040DA24 ,  5F040DA27 ,  5F040DB03 ,  5F040DC01 ,  5F040EE05 ,  5F040EK02 ,  5F040EK05 ,  5F040FC05 ,  5F048AA02 ,  5F048AB06 ,  5F048AB07 ,  5F048AB10 ,  5F048AC01 ,  5F048AC03 ,  5F048BA06 ,  5F048BD04 ,  5F048BE01 ,  5F048BE02 ,  5F048BE04 ,  5F048BE06 ,  5F048BG13 ,  5F048BH07 ,  5F048CC06 ,  5F048CC09 ,  5F048CC15 ,  5F048CC16 ,  5F048CC19 ,  5F048DA23