特許
J-GLOBAL ID：200903043016879866
画像回転回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
中島 淳 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-353514
公開番号（公開出願番号）：特開平5-282437
出願日： 1992年12月14日
公開日（公表日）： 1993年10月29日
要約：
【要約】【目的】 「バイフォー」デバイスを用いて画像の回転を行う。【構成】 例えば16×16ビット画像を回転させる場合、まず、各ワードは、走査ライン番号を4で割った剰余に4を乗じたビット数だけ循環的にシフトされ、4ビット幅のRAMから実行されるページバッファに記憶される。次に、接続ラインネットワークにより再配列された後、ワード番号を4で割った剰余に4を乗じたビット数だけ循環的にシフトされ、バンドバッファに記憶される。更に、バンドバッファからの出力は、走査ライン数を4で割った剰余に4を乗じたビット数だけ循環的にシフトされ、その結果、完全に回転された画像が得られる。
請求項（抜粋）：
mビットワードに区分されたyビット×x走査ラインの画像を回転させる回路であって、nをmの約数としたときに、走査ライン番号をnで割った剰余にnビットを乗じた数だけ各ワードを循環的にシフトさせるための第1のシフタと、前記第1のシフタによりシフトされたワードを記憶するためのnビット幅メモリデバイスから実行されるページバッファ手段と、前記ページバッファ手段の出力ビットを再配列するための接続ラインシステムと、前記接続ラインから各ワードを受信し、その受信したワードを、第2のシフタのワード番号をnで割った剰余にnビットを乗じた数だけ循環的にシフトさせるための第2のシフタと、前記第2のシフタの出力を記憶するためのnビット幅メモリデバイスから実行されるバンドバッファ手段と、前記バンドバッファ手段から各ワードを受信し、その受信したワードを、第3のシフタの走査ライン数をnで割った剰余にnビットを乗じた数だけ循環的にシフトさせるための第3のシフタであって、その結果完全に回転された画像が得られる第3のシフタと、を備えた画像回転回路。
IPC (4件)：
G06F 15/66 350
, G06F 3/153 320
, G09G 5/36
, H04N 1/387
