特許

J-GLOBAL ID：200903043052118979

PVDによる導電物の選択的充填方法

発明者： セシャドリ ラマスワミ ,  ハイム ヌルマン
出願人/特許権者： アプライド マテリアルズ インコーポレイテッド
代理人 (1件)： 長谷川 芳樹 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-369912
公開番号（公開出願番号）：特開平10-223566
出願日： 1997年12月16日
公開日（公表日）： 1998年08月21日
要約：

【要約】【課題】 本発明は、光学的な終点検出メカニズムを組込んだ、IC構造内の選択的なPVDの導電体の充填のための方法及び装置を提供する。【解決手段】 本発明は、高密度プラズマ源と、基板上に形成された膜層のバイアススパッタリングの技術を利用して、パターンの形成された基板のフィールド上の堆積に関連したクラウニング又はカスピングの問題を解決し、基板に形成されたトレンチ,ホール又はバイア内への導電材料の選択的な堆積を提供する。高密度プラズマ源と、ターゲット及び基板支持部材(及び容量的に基板に結合される)に与えられる分離したバイアスパワー源とは、ターゲットがスパッタリングされ、基板がエッチングされることを同時に又は交互のステップにより可能にする。

請求項（抜粋）：

フィールド領域をも有する基板のトレンチ又はホールを導電材料で充填する方法であって、(a) ターゲットとパターン形成された被処理基板との間の空間にイナートガス雰囲気内でグロー放電を発生させるステップと、(b) 基板上に導電材料層を堆積するステップと、(c) グロー放電プラズマに対して負となるバイアスを被処理基板に印加し、導電材料の堆積を継続しつつプラズマから被基板にイオンを引き寄せて、ホール又はトレンチ内にフォワードスパッタリングをさせてホール又はトレンチを導電材料で充填しつつプラズマから引き寄せられたイオンが基板のフィールド領域から導電層を選択的にエッチング除去するステップとを有する方法。

IPC (3件)：

H01L 21/285 ,  C23C 14/04 ,  H01L 21/203

FI (3件)：

H01L 21/285 S ,  C23C 14/04 Z ,  H01L 21/203 S