特許

J-GLOBAL ID：200903043058520507

アナログデジタル変換装置

発明者： 小柳 裕喜生
出願人/特許権者： 酒井 康江
代理人 (1件)： 橘 和之
公報種別：公開公報
出願番号（国際出願番号）：特願2001-400672
公開番号（公開出願番号）：特開2003-198372
出願日： 2001年12月28日
公開日（公表日）： 2003年07月11日
要約：

【要約】【課題】 回路規模を大きくすることなく、A/D変換の速度向上および分解能向上の双方を達成できるようにする。【解決手段】 4ビット単位の変換処理部1-1〜1-4を複数段接続し、各変換処理部1-1〜1-4においてアナログ入力電圧に応じたクロック数をカウントして4ビットのデジタル信号を求めるとともに、前段の変換処理部でカウントされない非完全クロックの長さに比例した剰余電圧を求めて次段の変換処理部に送るようにし、各変換処理部1-1〜1-4で求めた4ビットのデジタル信号をシフトレジスタ3-1〜3-4を介して16ビットのデジタル信号として出力するようにすることにより、個々の変換処理部1-1〜1-4では4ビットの分解能を達成すれば良く、カウンタ2-1〜2-4のクロック周波数を高くしなくても済むようにして、高分解能を達成しつつもA/D変換精度を向上させることができるようにする。

請求項（抜粋）：

アナログ信号を所定ビット単位でデジタル信号に変換するアナログデジタル変換装置であって、所定の基準電圧から一定の割合で変化するランプ電圧を発生するランプ電圧発生回路と、上記ランプ電圧とアナログ入力電圧とが一致するまでの間に含まれる完全クロック数をカウントし、上記アナログ入力電圧に比例した所定ビット数のデジタル信号を出力するカウンタ回路と、上記ランプ電圧と上記アナログ入力電圧とが一致するまでの間に含まれる上記完全クロック以外の非完全クロックを検出し、上記非完全クロックの時間に比例した電圧を剰余電圧として出力する剰余検出回路とを備え、最初は上記ランプ電圧が上記アナログ信号の入力電圧に一致するまでの間に含まれる完全クロック数をカウントして上記所定ビット数のデジタル信号を出力し、以降は上記ランプ電圧が上記剰余電圧に一致するまでの間に含まれる完全クロック数をカウントして上記所定ビット数のデジタル信号を出力するようにしたことを特徴とするアナログデジタル変換装置。

Fターム (9件)：

5J022AA09 ,  5J022BA05 ,  5J022BA07 ,  5J022CA10 ,  5J022CB08 ,  5J022CE05 ,  5J022CE09 ,  5J022CF01 ,  5J022CF07