特許

J-GLOBAL ID：200903043062984380

シリアル/パラレル変換回路

発明者： 石川 浩美 ,  大槻 和也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-263678
公開番号（公開出願番号）：特開平6-120842
出願日： 1992年10月01日
公開日（公表日）： 1994年04月28日
要約：

【要約】【目的】 本発明はシリアル/パラレル変換回路に関し、回路素子数を低減して回路規模の小型化を図ることを目的とする。【構成】 n段構成のシフトレジスタ(23,24)は、入力信号をマスタークロックにより順次シフトする。セレクタ(21,22)は、i(0<i<n)ビットパラレル出力モード時に上記シフトレジスタのn-i段出力の代りに上記入力信号を選択して上記シフトレジスタのn-i+1段入力とする。ラッチ回路(35)は、上記マスタークロックを分周した分周クロックにより上記シフトレジスタの各段の出力夫々をラッチして出力する。

請求項（抜粋）：

入力信号をマスタークロックにより順次シフトするn段構成のシフトレジスタ(23,24)と、i(0<i<n)ビットパラレル出力モード時に上記シフトレジスタのn-i段出力の代りに上記入力信号を選択して上記シフトレジスタのn-i+1段入力とするセレクタ(21,22)と、上記マスタークロックを分周した分周クロックにより上記シフトレジスタの各段の出力夫々をラッチして出力するラッチ回路(35)とを有し、モードに応じてiビットパラレル又はnビットパラレルの信号を出力することを特徴とするシリアル/パラレル変換回路。