特許
J-GLOBAL ID：200903043064004600
チップ型サーミスタ
発明者：
,
出願人/特許権者：
代理人 (1件)：
丸岡 政彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-259521
公開番号（公開出願番号）：特開平8-097007
出願日： 1994年09月29日
公開日（公表日）： 1996年04月12日
要約：
【要約】【目的】 サーミスタの材料に固有のB定数に対する抵抗値を低く維持し、セラミック特性により抵抗値のバラツキを排除して、所望の抵抗値を容易に得ることができるチップ型サーミスタの提供。【構成】 チップ型サーミスタはサーミスタ素体1と、一対の外部電極2と、外部電極に接続する一対の第1の内部電極6と、抵抗調整用の第2の内部電極7および第3の内部電極8とからなっている。複数のセラミックグリーンシート3上にそれぞれ設けられる各対の内部電極と外部電極との間隔が異なり、集合体からチップ状に切断するときのカットブレードの幅を変えることにより順次これら内部電極が外部電極に接続して抵抗値を低くすることができる。
請求項（抜粋）：
角柱または角板状積層セラミック素体の対向する一対の鉛直な端面にそれぞれ接続端子となる外部電極を有し、この積層セラミック素体内には複数対の内部電極となる導体層が埋設されているチップ型サーミスタであって、各対の導体層はそれぞれ互いに平行な異なる平面上に違い棚状に配置されていて、かつ各対の導体層のうち少なくとも一対の導体層の端部は上記一対の端面に達して外部電極に結合されており、その他の対の導体層は、該端面に達しないが、端面に達した導体層に対して雁行するようにそれぞれわずかづつずれて配置されているか、またはそれら雁行配置された各対の導体層もその一部もしくは全部の対の導体層が前記少なくとも一対の導体層の端部と同様に一対の端面に達して外部電極に結合されていることを特徴とするチップ型サーミスタ。
IPC (2件)：
前のページに戻る
