特許

J-GLOBAL ID：200903043084193069

半導体レ-ザ素子

発明者： 似鳥 耕一
出願人/特許権者： 日本ビクター株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-280392
公開番号（公開出願番号）：特開平10-107374
出願日： 1996年09月30日
公開日（公表日）： 1998年04月24日
要約：

【要約】【課題】 生産性を低下させることなく、無効電流を抑制し、量子効率の高い半導体レ-ザ素子を提供することを目的とする。【解決手段】 n型基板2上に、n型クラッド層4、活性層5、p型第1クラッド層6、エッチング停止層7、p型第2クラッド層8を順次積層し、前記p型第2クラッド層8の一部を前記エッチング停止層7が露出するまで、除去して形成されたリッジ部を埋め込むようにn型電流狭窄層11を形成し、前記リッジ部及び前記n型電流狭窄層11の上にp型コンタクト層12を形成してなる半導体レ-ザ素子1において、前記エッチング停止層7の厚さが20nm以下であり、かつ前記p型第1クラッド層6において、前記リッジ部の下部に位置する部分に比べ、それ以外の部分が相対的に高抵抗化されるようにした。

請求項（抜粋）：

n型基板上に、n型クラッド層、活性層、p型第1クラッド層、エッチング停止層、p型第2クラッド層を順次積層し、前記p型第2クラッド層の一部を前記エッチング停止層が露出するまで、除去して形成されたリッジ部を埋め込むようにn型電流狭窄層を形成し、前記リッジ部及び前記n型電流狭窄層の上にp型コンタクト層を形成してなる半導体レ-ザ素子において、前記エッチング停止層の厚さが20nm以下であり、かつ前記p型第1クラッド層において、前記リッジ部の下部に位置する部分に比べ、それ以外の部分が相対的に高抵抗化されたことを特徴とする半導体レ-ザ素子。