特許
J-GLOBAL ID：200903043107167443
半導体用パッケージ
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2001-045356
公開番号（公開出願番号）：特開2002-246508
出願日： 2001年02月21日
公開日（公表日）： 2002年08月30日
要約：
【要約】【課題】 本発明は、導電層の租面化処理を不要とし、表皮効果による導電層の租面での損失、信号波形歪、伝達遅れの無い半導体用パッケージを提供する。更に、従来の製造設備、検査設備などのインフラストラクチュアをそのまま利用できる、ハンドリング性に優れた半導体用パッケージ提供する。【解決手段】 本発明は、Cu若しくはCu系合金、又はFe-Ni系合金で成る複数のメタルポストが貫設された厚さ70μmを超え200μm以下の絶縁層と、該絶縁層に積層されたTi、Sn、Ni、Al、またはそれらの合金で成る厚さ1μm以下の易接着層と、該易接着層に積層されたCu若しくはCu系合金、又はFe-Ni系合金で成る厚さ18μm以下の導電層でなる配線パターンを有する半導体用パッケージであって、100MHz以上の高周波信号を処理する半導体に使用できることを特徴とする半導体用パッケージである。
請求項（抜粋）：
Cu若しくはCu系合金、又はFe-Ni系合金で成る複数のメタルポストが貫設された厚さ70μmを超え200μm以下の絶縁層と、該絶縁層に積層されたTi、Sn、Ni、Al、またはそれらの合金で成る厚さ1μm以下の易接着層と、該易接着層に積層されたCu若しくはCu系合金、又はFe-Ni系合金で成る厚さ18μm以下の導電層でなる配線パターンを有する半導体用パッケージであって、100MHz以上の高周波信号を処理する半導体に使用できることを特徴とする半導体用パッケージ。
IPC (2件)：
H01L 23/12 301
, H01L 23/12
H01L 23/12 301 Z
, H01L 23/12 301 J
