特許

J-GLOBAL ID：200903043120306495

微細パターンの形成方法、半導体装置の製造方法および半導体装置

発明者： 満生 彰
出願人/特許権者： 株式会社半導体先端テクノロジーズ
代理人 (1件)： 高田 守 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-007539
公開番号（公開出願番号）：特開2002-217170
出願日： 2001年01月16日
公開日（公表日）： 2002年08月02日
要約：

【要約】【課題】 半導体装置等を製造する工程において、リソグラフィ技術により形成可能な最小パターンの1/2倍のピッチの微細パターンを形成する。【解決手段】 リソグラフィ技術によりレジストパターン7を形成し(a)、スリミング技術によりレジストパターン7のライン幅を細くし(b)、低圧環境下で異方性エッチング処理を行うことによってスリミングにより広くなったスペースに新たなマスクパターンを形成し(c)、そのマスクパターンを利用して下層の膜のエッチングを行って(d)、リソグラフィパターンの1/2倍のピッチの微細パターンを形成する。

請求項（抜粋）：

基板上に堆積形成された被加工膜上にリソグラフィ技術を用いてレジストパターンを形成するリソグラフィ工程と、前記レジストパターンに対してエッチング処理を施して、前記レジストパターンのライン幅を細くする第1のエッチング工程と、前記レジストパターンの下層にある第1の被加工膜に対して、前記レジストパターンの側面近傍のエッチングレートが他の部分より速くなる低圧環境下で異方性エッチング処理を施すことにより、前記レジストパターンのライン側面近傍において前記第1の被加工膜の下層にある第2の被加工膜を露出させて、当該第1の被加工膜のパターンを形成する第2のエッチング工程と、前記第2の被加工膜に対して前記第1の被加工膜のパターンをマスクとしてエッチング処理を施すことにより、当該第2の被加工膜について前記レジストパターンの1/2倍のピッチのパターンを形成する第3のエッチング工程と、を含むことを特徴とする微細パターンの形成方法。

IPC (5件)：

H01L 21/3065 ,  G03F 7/40 521 ,  H01L 21/28 ,  H01L 21/027 ,  H01L 21/3213

FI (5件)：

G03F 7/40 521 ,  H01L 21/28 E ,  H01L 21/302 J ,  H01L 21/30 574 ,  H01L 21/88 C

Fターム (38件)：

2H096AA25 ,  2H096CA05 ,  2H096CA06 ,  2H096EA05 ,  2H096HA05 ,  2H096HA14 ,  2H096HA15 ,  2H096HA23 ,  2H096JA04 ,  4M104BB01 ,  4M104BB18 ,  4M104BB28 ,  4M104CC05 ,  4M104DD71 ,  4M104HH14 ,  5F004AA16 ,  5F004BA14 ,  5F004DA04 ,  5F004DB23 ,  5F004EA01 ,  5F004EA22 ,  5F033HH04 ,  5F033HH19 ,  5F033HH28 ,  5F033QQ01 ,  5F033QQ04 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ16 ,  5F033QQ18 ,  5F033QQ19 ,  5F033QQ28 ,  5F033RR04 ,  5F033RR06 ,  5F033WW05 ,  5F033XX03 ,  5F046PA07

引用特許：

審査官引用 (5件)

• 特開平4-048729
  
• 特開平2-303022
  
• 特開平2-266517
  
• ドライエッチング方法
  公報種別：公開公報   出願番号：特願平10-218777   出願人：松下電子工業株式会社
• 半導体装置の製造方法、及び半導体装置
  公報種別：公開公報   出願番号：特願2000-320160   出願人：株式会社半導体先端テクノロジーズ