特許

J-GLOBAL ID：200903043133594180

デジタル信号処理装置

発明者： 吉江 重雄 ,  中田 明芳
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-265544
公開番号（公開出願番号）：特開2001-092778
出願日： 1999年09月20日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】 データの入出力中にプロセッサが処理を実行できるようにする。【解決手段】 プロセッサ111は入力バッファメモリ112からデータを取り込んで所定のプログラムで演算処理し、出力バッファメモリ113に出力する。入力バッファメモリ112、出力バッファメモリ113は、いずれもダブルバッファ構成であり、それぞれ領域A、Bを有し、プロセッサ111に対する入出力データを保持する。DMA114は、入力バッファメモリ112、出力バッファメモリ113の読み出し、書き込みをプロセッサ111の処理状況に応じて制御し、プロセッサ111の演算処理中でもデータの入出力が行われるようにする。

請求項（抜粋）：

それぞれ読み出しと書き込みが交互に切り換え可能な第1及び第2の領域を有する入力バッファメモリ及び出力バッファメモリと、前記入力バッファメモリの読み出し側領域からデータを読み出して演算処理し、その処理結果を前記出力バッファメモリの書き込み側領域に書き込むプロセッサと、前記プロセッサの処理状況に応じて前記入力バッファメモリ及び出力バッファメモリの読み出し、書き込みを領域毎に制御するメモリ制御回路とを具備し、前記プロセッサの演算処理中に前記入力バッファメモリの書き込み側領域に入力データを書き込み、前記出力バッファメモリの読み出し側領域からデータを読み出し出力することを特徴とするデジタル信号処理装置。

IPC (2件)：

G06F 13/38 310 ,  G06F 5/06 333

FI (2件)：

G06F 13/38 310 E ,  G06F 5/06 333

Fターム (4件)：

5B077DD03 ,  5B077DD06 ,  5B077DD22 ,  5B077MM02