特許
J-GLOBAL ID：200903043151840058
半導体不揮発性記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平5-300678
公開番号（公開出願番号）：特開平7-153286
出願日： 1993年11月30日
公開日（公表日）： 1995年06月16日
要約：
【要約】【目的】高速で読み出し、書き込み動作が可能で、バックアップ用電源を用いることなくデータの記憶保持を行える半導体不揮発性記憶装置を実現できる。【構成】折り返しビット線方式のフラッシュメモリを構成し、このフラッシュメモリセルアレイMCA<SB>FLS </SB>のビット線BL0,BL1および反ビット線BL0<U></U>,BL1<U> </U>を、スイッチング素子SW1<SB>0 </SB>,SW1<SB>1 </SB>,SW1<SB>0 <U></SB></U><U> </U>,SW1<SB>1<U></SB></U>を介して折り返しビット線方式のDRAMのビット線BLD0,BLD1および反ビット線BLD0<U> </U>,BLD1<U> </U>と直接的に接続するように構成する。これにより、同一チップ内にDRAMとフラッシュメモリとを容易に形成することができる。したがって、高速で読み出し、書き込み動作が可能で、バックアップ用電源を用いることなくデータの記憶保持を行える。
請求項（抜粋）：
第1および第2のビット線と、上記第1および第2のビット線に接続されたバッファ用メモリと、上記第1および第2のビット線に接続された電気的に書き換え、消去可能な不揮発性メモリと、上記第1および第2のビット線が並列に接続され、差動型センス方式のセンスアンプを有する書き込み用ラッチ回路と、上記バッファ用メモリの動作時には上記不揮発性メモリと上記ラッチ回路とを非接続状態に切り換え、上記不揮発性メモリの書き込み、消去動作時には上記バッファ用メモリと上記ラッチ回路とを非接続状態に切り換える切換回路とを有することを特徴とする半導体不揮発性記憶装置。
IPC (2件)：
FI (4件)：
G11C 17/00 309 Z
, G11C 11/34 352 A
, G11C 11/40 101
, G11C 17/00 530 B
