特許

J-GLOBAL ID：200903043161489588

半導体装置及びその製造方法

発明者： 小笠原 誠
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平10-363437
公開番号（公開出願番号）：特開2000-188338
出願日： 1998年12月21日
公開日（公表日）： 2000年07月04日
要約：

【要約】【課題】 ゲートリーク電流を低減することが可能な技術を提供する。【解決手段】 半導体基板主面に形成したMISFETを複数有する半導体装置について、一のMISFETのゲート絶縁膜として、他のMISFETのゲート絶縁膜よりも高誘電率の材料を用い、前記一のMISFETのゲート絶縁膜の電気的膜厚を、前記他のMISFETのゲート絶縁膜の電気的膜厚よりも薄くする。また、その製造方法について、第1領域及び第2領域に形成した第1の絶縁膜を第1領域にて除去して半導体基板主面を露出させ、第1領域及び第2領域に第2の絶縁膜を形成し、第2領域の第1の絶縁膜及び第2の絶縁膜を除去して半導体基板主面を露出させ、第2領域の半導体基板主面に、第3の絶縁膜を形成して、前記第2の絶縁膜或いは第3の絶縁膜の何れか一方を第1ゲート絶縁膜とし、他方を第2ゲート絶縁膜とする。

請求項（抜粋）：

半導体基板主面に形成したドレイン領域及びソース領域と、半導体基板主面上にゲート絶縁膜を介して形成したゲート電極とによって構成されたMISFETを複数有する半導体装置であって、一のMISFETのゲート絶縁膜として、他のMISFETのゲート絶縁膜よりも高誘電率の材料を用いたことを特徴とする半導体装置。

IPC (5件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 461

FI (3件)：

H01L 27/08 102 C ,  H01L 27/10 461 ,  H01L 27/04 U

Fターム (35件)：

5F038DF04 ,  5F038DF05 ,  5F038DF11 ,  5F038DF12 ,  5F038EZ13 ,  5F038EZ16 ,  5F048AA01 ,  5F048AA05 ,  5F048AA09 ,  5F048AB01 ,  5F048AB03 ,  5F048AB06 ,  5F048AB07 ,  5F048AC01 ,  5F048BA01 ,  5F048BA02 ,  5F048BB05 ,  5F048BB08 ,  5F048BB09 ,  5F048BB11 ,  5F048BB12 ,  5F048BB16 ,  5F048BB17 ,  5F048BG13 ,  5F048BG14 ,  5F083JA06 ,  5F083JA19 ,  5F083JA32 ,  5F083JA35 ,  5F083JA39 ,  5F083ZA07 ,  5F083ZA08 ,  5F083ZA12 ,  5F083ZA13 ,  5F083ZA14