特許
J-GLOBAL ID：200903043171963563
半導体歪みセンサ
発明者：
出願人/特許権者：
代理人 (1件)：
大川 宏
公報種別：公開公報
出願番号（国際出願番号）：特願平5-047720
公開番号（公開出願番号）：特開平6-260660
出願日： 1993年03月09日
公開日（公表日）： 1994年09月16日
要約：
【要約】【目的】凹溝形成用のエッチング速度のばらつきに伴う起歪部の横幅のばらつきを低減して高精度の半導体歪みセンサを提供する。【構成】埋め込み領域2に形成された溝部2aに当初存在した基板は電気化学エッチングにより表層領域3の接合界面までエッチングされ、起歪部Aが形成される。凹溝1aの全斜面1bの底端は埋め込み領域2に接して形成され、凹溝1aの底部において、埋め込み領域2は露出する。したがって、凹溝1aが埋め込み領域2の溝部2aを通じて表層領域3の接合界面に達した後、オーバーエッチを行っても、半導体基板1のサイドエッチは埋め込み領域2を露出しつつなされ,起歪部Aの周辺部の厚肉部の横幅がばらつくので、感度ばらつきが減る。
請求項（抜粋）：
第1導電型の半導体基板と、前記半導体基板の第1主面側の表面部に所定厚さに形成される低濃度第2導電型の表層領域と、前記表層領域の表面部に形成される第1導電型のピエゾ抵抗領域と、前記ピエゾ抵抗領域直下にて前記半導体基板に電気化学エッチングにより凹溝を穿設して形成される薄肉の起歪部とを備える半導体歪みセンサにおいて、前記半導体基板と前記表層領域との間に位置して前記凹溝の底部全周において露出する高濃度第2導電型の埋め込み領域と、前記凹溝に連通して前記埋め込み領域に穿設され前記起歪部の有効端部を区画する溝部とを備えることを特徴とする半導体歪みセンサ。
IPC (2件)：
H01L 29/84
, G01L 9/04 101
