半導体装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：玉村静世
公報種別：公開公報
出願番号（国際出願番号）：特願2005-176184
公開番号（公開出願番号）：特開2006-351112
出願日： 2005年06月16日
公開日（公表日）： 2006年12月28日
要約：

【課題】過消去状態の不揮発性メモリトランジスタに対する書き戻し処理を効率化する。【解決手段】半導体装置は各々に複数個の不揮発性メモリトランジスタが割り当てられたページをワード線1本に対して複数ページ有する。不揮発性メモリトランジスタは電荷蓄積領域からエレクトロンを放出させる消去処理によって閾値電圧が低くされ、電荷蓄積領域にエレクトロンを注入するプログラム処理によって閾値電圧が高くされる。制御回路(16)は初期化コマンドに応答して、ワード線単位の消去処理によって閾値電圧分布の上裾をその目標レベルよりも低くした後、その閾値電圧分布の下裾をその目標レベルよりも高くするためのページ単位のプログラム処理を行なう前に、ワード線単位のプログラム処理を行なう。ワード線単位のプログラム処理によって不揮発性メモリトランジスタの閾値電圧分布の下裾は全体として嵩上げされる。【選択図】図1

請求項（抜粋）：

各々に複数個の不揮発性メモリトランジスタが割り当てられたページをワード線1本に対して複数ページ有し、前記不揮発性メモリトランジスタは電荷蓄積領域を有し、電荷蓄積領域からエレクトロンを放出させる消去処理によって前記不揮発性メモリトランジスタの閾値電圧が低くされ、前記電荷蓄積領域にエレクトロンを注入するプログラム処理によって前記不揮発性メモリトランジスタの閾値電圧が高くされ、コマンドに応答して前記消去処理とプログラム処理を制御する制御回路を有し、前記制御回路は初期化コマンドに応答して、ワード線単位の消去処理によって閾値電圧分布の上裾をその目標レベルよりも低くした後、その閾値電圧分布の下裾をその目標レベルよりも高くするためのページ単位のプログラム処理を行なう前に、ワード線単位のプログラム処理を行なう半導体装置。

IPC (7件)：

G11C 16/02 , H01L 21/824 , H01L 27/115 , H01L 27/10 , H01L 29/788 , H01L 29/792 , G11C 16/04

FI (7件)：

G11C17/00 612D , H01L27/10 434 , H01L27/10 481 , H01L29/78 371 , G11C17/00 611G , G11C17/00 622C , G11C17/00 641

Fターム (34件)：

5B125BA02 , 5B125BA07 , 5B125BA19 , 5B125CA17 , 5B125DB01 , 5B125DC10 , 5B125EA04 , 5B125EB02 , 5B125ED01 , 5B125FA01 , 5B125FA02 , 5B125FA05 , 5F083EP02 , 5F083EP22 , 5F083EP30 , 5F083ER02 , 5F083ER06 , 5F083ER13 , 5F083ER14 , 5F083ER22 , 5F083ER30 , 5F083GA16 , 5F083KA06 , 5F083ZA12 , 5F083ZA13 , 5F083ZA21 , 5F101BA01 , 5F101BB02 , 5F101BB03 , 5F101BE02 , 5F101BE05 , 5F101BE07 , 5F101BF05 , 5F101BH21

引用特許：

出願人引用 (1件)

不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平11-368429 出願人：日本電気株式会社

前のページに戻る