特許
J-GLOBAL ID：200903043174242131
双方向性共通ビット線をもつ一交点方式DRAM
発明者：
出願人/特許権者：
代理人 (1件)：
中村 純之助 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-058313
公開番号（公開出願番号）：特開平6-012862
出願日： 1993年03月18日
公開日（公表日）： 1994年01月21日
要約：
【要約】【目的】集積度が高く雑音特性も良好な双方向性共通ビット線をもつ一交点方式DRAMを提供することにある。【構成】メモリセルに接続されたローカルビット線と、このローカルビット線に接続される別のグローバルビット線を、複数のローカルビット線に共通に接続して、メモリセルに記憶されたデータの読み出し、書き込みが、双方向に実行できるようにし、従来一般に隣接するセル列の間に配設されていた、センスアンプ、入力線および出力線、列デコーディング用のスイッチング素子などを、DRAMの特性を低下させることなく除去した。
請求項（抜粋）：
オープンビット線(一交点)方式DRAMであって、多数のメモリセルのブロックと、セルブロック中の対応するメモリセルに接続された多数のローカル(局部)ビット線と、ローカルビット線の一端に接続された第1および第2のプリチャージ回路と、隣接する2本のローカルビット線の右側および左側に配設されたグローバル(共通)ビット線と、それぞれグローバルビット線の対向する両端に接続された第1および第2のセンスアンプと、各ワード線ブロックにグローバルビット線の中央部で分離するために設けた第1のスイッチング部とを備え、各セル列のブロックにローカルビット線とグローバルビット線を接続するために第2および第3のスイッチング部が設けられ、第2スイッチング部は右側のグローバルビット線に、第3スイッチング部は左側のグローバルビット線に接続してあって、ワード線に接続された第1及び第2の行デコーダ、並びに列デコーダによって選択されたメモリセルに記憶されていたデータは、ローカルビット線とグローバルビット線を通り第1、第2センスアンプを経由して、データ出力線へ読み出され、又は、再書き込みされようにしたことを特徴とする双方向性共通ビット線をもつ一交点方式DRAM。
IPC (2件)：
G11C 11/401
, H01L 27/108
G11C 11/34 362 B
, H01L 27/10 325 P
