縮小した表面ドレイン(RSD)LDMOS電力用デバイス

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：浅村皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-140692
公開番号（公開出願番号）：特開平10-335663
出願日： 1998年05月22日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】小型で消費電力が小さく良好な表面コンダクタンスを有する縮小された表面ドレイン横型2重拡散MOS(RSD LDMOS)電力用デバイスを提供する。【解決手段】縮小された表面ドレイン(RSD)領域15を有するがその他は従来のプレナLDMOSトランジスタと同様であるLDMOSトランジスタが得られる。ドレイン領域17をゲート14から間隔をあけて配置するために、RSD領域が用いられる。ゲート14を作成するために用いられるポリシリコン工程の後に、このことが実行される。トランジスタを作成するのに用いられる工程は、従来のプレナLDMOSデバイスに対して用いられる工程と両立可能である。

請求項（抜粋）：

第1導電形の半導体層と、前記第1導電形と反対の導電形である第2導電形を有しおよび前記半導体層の中にウエルとして形成された、第2領域と、前記第2領域の中にウエルとして形成された前記第1導電形の第3領域と、前記第3領域の中に形成された前記第2導電形のソース領域と、前記第2領域の中で前記ソース領域から間隔をあけて作成されおよびドレイン添加不純物濃度を有する、前記第2導電形のドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記第2領域の中で前記ドレイン領域に隣接して作成されおよび前記ドレイン添加不純物濃度よりは小さな添加不純物濃度を有する前記第2導電形のRSD領域であって、前記ソース領域と前記RSD領域との間に前記第3領域がチャンネルを形成するように前記ソース領域が前記RSD領域から間隔をあけて作成された、前記RSD領域と、前記ソース領域の少なくとも一部分の上および前記チャンネルの上および前記RSD領域の少なくとも一部分の上に配置されたゲートと、前記第3領域の中で前記ソース領域に隣接して作成された前記第1導電形のバックゲート領域であって、前記ソース領域が前記バックゲート領域および前記チャンネルを分離する、前記バックゲート領域と、を有する、縮小した表面ドレイン(RSD)LDMOSトランジスタ。

FI (3件)：

H01L 29/78 301 D , H01L 29/78 301 G , H01L 29/78 301 S

前のページに戻る