特許

J-GLOBAL ID：200903043209035746

表示装置及びその駆動方法

発明者： 中 村 卓
出願人/特許権者： 株式会社東芝
代理人 (1件)： 吉武 賢次 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-269356
公開番号（公開出願番号）：特開2002-175040
出願日： 2001年09月05日
公開日（公表日）： 2002年06月21日
要約：

【要約】【課題】 消費電力を低減でき、かつ小型化が可能な液晶表示装置を提供する。【解決手段】 液晶表示装置は、画素アレイ部1と、アドレスデコーダ2,3と、表示メモリ(VRAM)4と、VRAMコントローラ5とを備えており、システムバスL1を介してCPU6および周辺回路7と信号の送受を行う。画素アレイ部1は、複数の1ビットメモリで各画素を構成した面積階調画素構造になっている。画素アレイ部1全体を複数の画素からなる画素ブロックに区分けし、ブロック単位で1ビットメモリの書き換えを行う。1ビットメモリは二重ワード線構造になっている。

請求項（抜粋）：

マトリクス状に配置された複数の表示画素と、この表示画素の行方向に沿って配置される複数本の走査線と、この表示画素の列方向に沿って配置されるデータ線と、前記データ線に画素データを供給するデータ線駆動回路と、前記走査線に走査信号を供給する走査線駆動回路と、前記データ線駆動回路及び前記走査線駆動回路を制御する制御部と、を備えた表示装置において、前記表示画素は、前記走査信号に応答して対応する前記画素データをサンプリングするサンプリング部と、このサンプリング部によってサンプリングされた対応データを保持するメモリ部と、前記対応データに基づいて所定の表示を行なう表示部と、からなる複数の副表示画素を有し、前記複数の副表示画素は、一のデータ線と一の走査線とに対応して設けられる第1副表示画素と、前記一のデータ線と他の走査線とに対応して設けられる第2副表示画素と、を含むことを特徴とする表示装置。

IPC (10件)：

G09G 3/20 641 ,  G09G 3/20 611 ,  G09G 3/20 621 ,  G09G 3/20 624 ,  G02F 1/133 550 ,  G02F 1/1368 ,  G09F 9/30 338 ,  G09F 9/30 365 ,  G09G 3/30 ,  G09G 3/36

FI (10件)：

G09G 3/20 641 G ,  G09G 3/20 611 A ,  G09G 3/20 621 B ,  G09G 3/20 624 B ,  G02F 1/133 550 ,  G02F 1/1368 ,  G09F 9/30 338 ,  G09F 9/30 365 Z ,  G09G 3/30 K ,  G09G 3/36

Fターム (52件)：

2H092GA59 ,  2H092JA24 ,  2H092JB22 ,  2H092JB31 ,  2H092NA26 ,  2H092PA06 ,  2H092QA07 ,  2H092QA13 ,  2H093NA16 ,  2H093NA31 ,  2H093NA51 ,  2H093NC03 ,  2H093NC09 ,  2H093NC11 ,  2H093NC14 ,  2H093NC23 ,  2H093NC24 ,  2H093NC34 ,  2H093ND06 ,  2H093ND17 ,  2H093ND39 ,  2H093ND49 ,  2H093NF05 ,  2H093NF17 ,  5C006AA12 ,  5C006AA22 ,  5C006AC26 ,  5C006AF04 ,  5C006BB16 ,  5C006BC06 ,  5C006FA47 ,  5C080AA06 ,  5C080AA10 ,  5C080BB05 ,  5C080CC03 ,  5C080DD26 ,  5C080EE28 ,  5C080FF11 ,  5C080GG12 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06 ,  5C094AA02 ,  5C094AA44 ,  5C094AA53 ,  5C094BA03 ,  5C094BA09 ,  5C094BA27 ,  5C094BA43 ,  5C094CA19 ,  5C094DB04

引用特許：

審査官引用 (3件)

• 反射型液晶装置及び反射型プロジェクタ
  公報種別：公開公報   出願番号：特願平10-133944   出願人：セイコーエプソン株式会社
• 特開昭58-196582
  
• 特開昭61-022326