特許

J-GLOBAL ID：200903043224410103

半導体装置およびその製造方法

発明者： 木村 紳一郎 ,  寺澤 恒男 ,  吉村 俊之 ,  大湯 静憲
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-047733
公開番号（公開出願番号）：特開平6-260607
出願日： 1993年03月09日
公開日（公表日）： 1994年09月16日
要約：

【要約】【目的】 本発明の目的は、CMOS構造に特有な、導電型の異なる領域を形成するためのリソグラフィ工程を簡略化するプロセスを提供し、かつ、このプロセスを使用した半導体装置を提供することにある。【構成】 プロセス的には、ホトレジストマスクを通り抜けるイオン打ち込みや、ホトレジストパターンを反転する方法を用いて、1回のリソグラフィ工程だけで、導電型のことなる領域が形成できるようにする。また、この結果、デバイス的には、ウェル領域の深さが異なる基板が形成される。【効果】 リソグラフィ工程が簡略化されることで、LSIチップの製造工程数が減少し、コストの低減になる。

請求項（抜粋）：

第1導電型の半導体基体中に該半導体基体より濃度が高い第1導電型および第2導電型の半導体領域を具備し、該第1導電型の半導体領域の下に該第2導電型の半導体領域が存在するか、もしくは、該第2導電型の半導体領域の下に該第1導電型の半導体領域が存在するかのどちらかであることを特徴とする半導体装置。

IPC (2件)：

H01L 27/092 ,  H01L 21/266

FI (3件)：

H01L 27/08 321 N ,  H01L 21/265 M ,  H01L 27/08 321 B