半導体装置とその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：大岩増雄
公報種別：公開公報
出願番号（国際出願番号）：特願平7-083617
公開番号（公開出願番号）：特開平8-306888
出願日： 1995年04月10日
公開日（公表日）： 1996年11月22日
要約：

【要約】【目的】同一半導体装置内に形成する異なる特性を持つ二つのトランジスタの駆動能力を等しくし、またソース/ドレイン電極形成のための不純物イオン注入によるボロンの突き抜け等に起因するしきい値の変動を抑制する。【構成】フラッシュメモリのメモリセルと同様に一つのトランジスタのゲート電極をスタックゲート型に形成し、このトランジスタと別のトランジスタのゲート酸化膜の厚さを調整し、二つのトランジスタの駆動能力の差が生じることを抑制し、またスタックゲート型トランジスタを形成したことでゲート電極上部とチャネル領域までの距離を十分大きくし、ゲート電極上部に不純物イオンが注入されてもチャネル領域不純物濃度を変化させない構造とする。

請求項（抜粋）：

半導体基板、上記半導体基板上に形成されたスタックゲート型メモリセルと第一のトランジスタ及び第二のトランジスタを含む周辺回路を備え、上記メモリセルは半導体基板上に形成されたトンネル酸化膜、上記トンネル酸化膜上に形成されたフローティングゲート、上記フローティングゲート上に形成された第一の絶縁膜、上記第一の絶縁膜上に形成されたコントロールゲートを有し、上記周辺回路内に形成される第一のトランジスタは、半導体基板上に形成された第一のゲート酸化膜、上記第一のゲート酸化膜上に形成された第一のゲート電極、上記第一のゲート電極上に形成された第二の絶縁膜、上記第二の絶縁膜上に形成された第一の導電膜を有し、上記周辺回路内に形成される第二のトランジスタは、半導体基板上に形成された第二のゲート酸化膜、上記第二のゲート酸化膜上に形成された第二の導電膜を有し、上記メモリセルの構成要素であるトンネル酸化膜と上記第一のトランジスタの構成要素である第一のゲート酸化膜とは同時に形成されたものであることを特徴とする半導体装置。

IPC (6件)：

H01L 27/115 , H01L 21/8244 , H01L 27/11 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 27/10 434 , H01L 27/10 381 , H01L 29/78 371

引用特許：

審査官引用 (5件)

特開昭63-228670
特開昭62-076668
特開平1-293569

全件表示

前のページに戻る