特許

J-GLOBAL ID：200903043246539215

VLSI(verylargescaleintegration)回路及びその製造方法

発明者： アスウム・ヘッセル ,  エーリッヒ・クリンク ,  ユルゲン・ケール ,  ディーター・ヴェンデル ,  パソタム・トリカム・パテル
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-108585
公開番号（公開出願番号）：特開2000-068276
出願日： 1999年04月15日
公開日（公表日）： 2000年03月03日
要約：

【要約】【課題】 VLSI(very large scale integration)回路の金属面の間、及び金属面内のクロス・トークを減少させるVLSI回路及びその製造方法を得る。【解決手段】 VLSIチップの一つの金属面i+1は、このチップの設計にしたがって配置された配線1と、金属線路の間の配線が存在しない空の領域3を有す。空領域3の使われていないチャネルは、近接面(不図示)に接続された電圧/接地線路7により埋められている。これらのセグメントは、近接面i上の電圧/接地バス9に接続される。この付加した電圧トラックと接地トラックにより、同一の方向を向く配線は遮蔽されて、面内線路間結合やクロス・トークが急激に減少する。さらに、垂直面の間での線路間結合は、ほぼゼロにまで減少する。

請求項（抜粋）：

第1の金属面と、第2の金属面と、前記第1の及び第2の金属面の間に設けられた第3の金属面と、前記金属面に設けられた、信号を伝播する信号チャネルと、前記第3の金属面上の不使用チャネルを埋めるように設けられ、信号情報を伝送しない信号不伝送線路と、を有するVLSI(very large scale integration)回路。

IPC (3件)：

H01L 21/3205 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 21/88 S ,  H01L 27/04 D

引用特許：

審査官引用 (6件)

• 特開昭63-244877
  
• 特開平4-196462
  
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平6-262338   出願人：松下電器産業株式会社
• 半導体装置の自動配線方法
  公報種別：公開公報   出願番号：特願平3-221438   出願人：株式会社日立製作所
• 特開平4-075366
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平9-223653   出願人：日本電気株式会社