特許

J-GLOBAL ID：200903043249666315

半導体素子収納用パッケージ

発明者： 植田 義明 ,  安井 正和 ,  中島 利良
出願人/特許権者： 京セラ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-276890
公開番号（公開出願番号）：特開2001-102473
出願日： 1999年09月29日
公開日（公表日）： 2001年04月13日
要約：

【要約】【課題】高周波信号の挿入損失を小さくするとともに高周波信号の伝搬速度を向上させる。【解決手段】上面の中央部に半導体素子の搭載部を、上面の周縁部にその上下を貫通する端子部材1嵌着用の2つの切欠部1a,1aを有する金属基板2と、切欠部1aと略同じ大きさの誘電体基板に、上下面を貫通する貫通導体8が形成され、上下面に貫通導体8に接続された信号用メタライズ層7,12が形成され、かつ下面側の信号用メタライズ層12に誘電体基板の外側に延びる信号用リード端子5が接合され、信号用リード端子5が切欠部1aから金属基板2の外側へ延びるように切欠部1a,1aに嵌着された端子部材1,1と、金属基板2の下面に信号用リード端子5を切欠部1a側で取り囲むように接合されるとともに、信号用リード端子5に隣接して略平行に配設される接地用リード端子6を有する接地金属板4とを具備する。

請求項（抜粋）：

上面の中央部に半導体素子の搭載部を、上面の周縁部にその上下を貫通する端子部材嵌着用の切欠部を有する金属基板と、該金属基板の前記切欠部と略同じ大きさの誘電体基板に、上下面を貫通する貫通導体が形成されるとともに、上下面にそれぞれ前記貫通導体に接続された信号用メタライズ層が形成され、かつ下面側の前記信号用メタライズ層に前記誘電体基板の外側に延びる信号用リード端子が接合されて成り、該信号用リード端子が前記切欠部から前記金属基板の外側へ延びるように前記切欠部に嵌着された端子部材と、前記金属基板の下面に前記端子部材の前記信号用リード端子をそれぞれ切欠部側で取り囲むように接合されるとともに、該信号用リード端子に隣接して略平行に配設される接地用リード端子を有する接地金属板とを具備することを特徴とする半導体素子収納用パッケージ。

IPC (2件)：

H01L 23/02 ,  H01L 23/12 301

FI (2件)：

H01L 23/02 H ,  H01L 23/12 301 Z