特許
J-GLOBAL ID：200903043265695171
半導体基板の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平4-357745
公開番号（公開出願番号）：特開平6-196674
出願日： 1992年12月25日
公開日（公表日）： 1994年07月15日
要約：
【要約】【目的】 絶縁物上に単結晶半導体層を有する半導体基板を貼り合わせ法で得る製造方法において、ダイシング工程を無くし、ダイシング工程により生じるシリコン粉汚染及び基板面積の減少を防止した半導体基板の製造方法を実現する。【構成】 一方の主面に薄いN型シリコン層4を持つP型シリコン基板5を形成する工程(図1(1))と、前記基板の前記N型シリコン層4の側を、絶縁膜3を介して他の基板13と貼り合わせる工程(図1(2))と、少なくとも該N型シリコン層4の周縁部にN型半導体14を形成し、前記P型シリコン基板5の主面に開口部を形成する工程(図1(3))と、前記N型半導体14を1つの電極として、前記P型シリコン基板5を電気化学的にエッチング除去する工程(図1(4))と、を有することを特徴とする半導体基板の製造方法。
請求項（抜粋）：
一方の主面に薄いN型シリコン層を持つP型シリコン基板を形成する工程と、前記基板の前記N型シリコン層の側を、絶縁膜を介して他の基板と貼り合わせる工程と、前記P型シリコン基板の主面に開口部を残して、少なくとも該N型シリコン層の周縁部にN型半導体層を形成する工程と、前記N型半導体を1つの電極として、前記P型シリコン基板を電気化学的にエッチング除去する工程と、を有することを特徴とする半導体基板の製造方法。
IPC (3件)：
H01L 27/12
, H01L 21/02
, H01L 21/306
