特許

J-GLOBAL ID：200903043273685827

同期制御方法およびマルチプロセッサシステム

発明者： 石橋 優子 ,  安藤 利光 ,  寺本 康弘 ,  磯部 忠章
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 鈴木 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-003535
公開番号（公開出願番号）：特開平10-198644
出願日： 1997年01月13日
公開日（公表日）： 1998年07月31日
要約：

【要約】【課題】 同期処理が必要な任意のプロセッサ間のみキャッシュコヒーレンス保証処理を行うことにより、同期処理時間を短縮する。【解決手段】 記憶制御装置2内にプロセッサ間共有のコミュニケーションレジスタ22を設ける。POST命令発行プロセッサ3aのキャッシュコヒーレンス保証処理が完了すると、処理完了を通知する制御データをレジスタ22に格納する。WAIT側プロセッサ3bは、レジスタ22に制御データが格納されたことを検出すると、キャッシュコヒーレンス保証処理を行い、保証処理が完了すると、WAIT命令の後続の命令を実行する。

請求項（抜粋）：

主記憶装置と、該主記憶装置のデータの一部のコピーを格納するキャッシュ記憶部を有する複数のプロセッサと、前記主記憶装置と前記複数のプロセッサとの間のデータ転送およびプロセッサ間のキャッシュコヒーレンス制御を行う記憶制御装置とを備えたマルチプロセッサシステムにおいて、同期元プロセッサがPOST命令を実行することにより同期先プロセッサに対して同期処理の完了を通知し、同期先プロセッサがWAIT命令を実行することにより前記POST命令の発行を待機する、プログラム同期方式を採るプロセッサ間の同期制御方法であって、前記同期元プロセッサのPOST命令の実行時に、前記記憶制御装置は該POST命令の前に実行されたストア命令によって発生したキャッシュコヒーレンス保証処理の完了を前記同期元プロセッサに通知し、前記同期元プロセッサは前記同期処理および前記保証処理の完了を示す制御データを前記記憶制御装置に書き込み、前記WAIT命令を実行した同期先プロセッサが前記制御データの書き込みを検出したとき、前記記憶制御装置に対して同期先プロセッサのキャッシュコヒーレンス保証処理を実行させ、該保証処理の完了を検出した後に、前記WAIT命令の後続命令を実行することを特徴とする同期制御方法。

IPC (3件)：

G06F 15/163 ,  G06F 9/46 360 ,  G06F 12/08 310

FI (3件)：

G06F 15/16 320 K ,  G06F 9/46 360 F ,  G06F 12/08 310 B