特許
J-GLOBAL ID：200903043299822830
マルチプロセッサシステム及びプロセススケジューリング方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-001545
公開番号（公開出願番号）：特開平8-190537
出願日： 1995年01月09日
公開日（公表日）： 1996年07月23日
要約：
【要約】【目的】キャッシュメモリのデータを有効に活用して、システム性能の向上を図る。【構成】キャッシュメモリ11a1,11b1,11c1が設けられた複数のプロセッサ11a,11b,11cによって構成されたマルチプロセッサシステムにおいて、プロセッサ上で実行されるプロセスが使用する領域14について、領域(ページ)毎に、書き込みを行なった各プロセッサの書き込み頻度を監視する監視装置18を具備し、監視装置18によって、あるプロセッサによる書き込みの頻度が所定の閾値よりも高くなったことが判別された場合に、書き込みがあったページを使用し、かつ監視装置18によって判別されたプロセッサで実行されていないプロセスを、そのプロセッサに移動させる。
請求項（抜粋）：
キャッシュメモリが設けられた複数のプロセッサによって構成されたマルチプロセッサシステムにおいて、プロセッサ上で実行されるプロセスが使用するメモリ領域について、所定のメモリ領域毎に、書き込みを行なった各プロセッサの書き込み頻度を監視する監視手段と、前記監視手段によってあるプロセッサによる書き込みの頻度が所定の閾値よりも高くなったことが判別された場合に、書き込みがあったメモリ領域を使用し、かつ前記監視手段によって判別されたプロセッサで実行されていないプロセスを、前記プロセッサに移動するスケジューリング手段と、を具備したことを特徴とするマルチプロセッサシステム。
IPC (2件)：
G06F 15/163
, G06F 9/46 360
