特許

J-GLOBAL ID：200903043343083838

半導体集積回路

発明者： 藤岡 伸也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-233086
公開番号（公開出願番号）：特開平7-085678
出願日： 1993年09月20日
公開日（公表日）： 1995年03月31日
要約：

【要約】【目的】スタンバイ時用の降圧回路と、アクティブ時用の降圧回路とを設けてなる降圧回路を内蔵してなる半導体集積回路、たとえば、DRAMに関し、スタンバイ時からアクティブ時に移行する場合、降圧電圧VIIが正常電圧値に復帰するまでの時間を短くし、高速化を図る。【構成】スタンバイ時からアクティブ時に移行する場合、アクティブ時用の降圧回路12が制御回路14によって正常動作可能状態とされる前に、nMOSトランジスタ75にワン・ショット・パルスを供給し、nMOSトランジスタ75を一時的にオン状態とし、pMOSトランジスタ23のゲート電圧を接地電圧方向に引き下げ、アクティブ時用の降圧回路12から比較的大きな電流を出力させる。

請求項（抜粋）：

外部から供給される外部電源電圧(VCC)を降圧してなる降圧電圧(VII)を出力するアクティブ時用の降圧回路(44)と、出力端(45A)を前記アクティブ時用の降圧回路(44)の出力端(44A)と共通接続され、スタンバイ時及びアクティブ時、前記外部電源電圧(VCC)を降圧して前記アクティブ時用の降圧回路(44)と同一電圧の降圧電圧(VII)を出力するスタンバイ時用の降圧回路(45)と、スタンバイ時には、前記アクティブ時用の降圧回路(44)を非活性状態にして、前記アクティブ時用の降圧回路(44)の出力状態を高インピーダンス状態にし、アクティブ時には、前記アクティブ時用の降圧回路(44)を活性状態にして、前記アクティブ時用の降圧回路(44)を正常動作可能状態にする第1の制御回路(46)と、スタンバイ時からアクティブ時に移行する場合、前記アクティブ時用の降圧回路(44)が前記第1の制御回路(46)によって正常動作可能状態とされる前に、前記アクティブ時用の降圧回路(44)から強制的に比較的大きな電流を出力させるように、前記アクティブ時用の降圧回路(44)を制御する第2の制御回路(47)とを設けてなる降圧回路(41)を内蔵して構成されていることを特徴とする半導体集積回路。

IPC (3件)：

G11C 11/413 ,  G05F 1/56 310 ,  G11C 11/407

FI (2件)：

G11C 11/34 335 A ,  G11C 11/34 354 F