特許

J-GLOBAL ID：200903043344529430

半導体装置の製造方法

発明者： 青山 知憲 ,  山崎 壮一 ,  今井 馨太郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-149164
公開番号（公開出願番号）：特開平10-340994
出願日： 1997年06月06日
公開日（公表日）： 1998年12月22日
要約：

【要約】【課題】高容量且つ低リーク電流のキャパシタを形成し得る半導体装置の製造方法を提供する。【解決手段】酸素を含む雰囲気中でRu膜19を全面に堆積し、キャパシタの下部電極として柱状に加工する。そして、全面に、(Ba,Sr)TiO3 膜20をCVD法又はスパッタ法を用いて全面に形成する。成膜条件は、昇温時の酸素分圧10-2Pa以下,基板の昇温速度500°C/min,成膜温度550°C,成膜速度10nm/min,成膜中の酸素分圧0.1Pa及び成膜中の酸素分圧0.5Paである。次いで、全面に酸素を含む雰囲気中でRu膜21を全面に堆積し、キャパシタの上部電極となるよう加工する。

請求項（抜粋）：

Ru,Ir,RuとRuO2 との積層構造或いはIrとIrO2 との積層構造からなるキャパシタの下部電極上に、該キャパシタの絶縁膜としてペロブスカイト構造の絶縁体を形成する半導体装置の製造方法であって、前記絶縁体を結晶化温度以上600°C未満の基板温度で形成することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242

FI (2件)：

H01L 27/04 C ,  H01L 27/10 651