特許

J-GLOBAL ID：200903043346055312

フラッシュメモリ駆動方法及びフラッシュメモリ装置

発明者： 山本 和弘 ,  池川 淳平
出願人/特許権者： 国際電気株式会社
代理人 (1件)： 高崎 芳紘
公報種別：公開公報
出願番号（国際出願番号）：特願平11-079309
公開番号（公開出願番号）：特開2000-276402
出願日： 1999年03月24日
公開日（公表日）： 2000年10月06日
要約：

【要約】【課題】 フラッシュメモリの実質書き込み回数の低減をはかりたい。【解決手段】 フラッシュメモリ2の前段にキャッシュメモリ1を設けた。キャッシュメモリ1は、1セクタ分の容量を持ち、セクタをエントリできる。そして、エントリしたセクタに書き込み/読み出しを行う場合は、このキャッシュメモリ1に対してアクセスを行う。これによってフラッシュメモリ2への書き込み回数を低減する。セクタがエントリされていなければ、読み出しはフラッシュメモリ2に対して直接に行い、書き込みは、このセクタをキャッシュメモリ1にエントリした上で、該キャッシュメモリ1上に行う。

請求項（抜粋）：

セクタ区分されたフラッシュメモリと、セクタをエントリ可能なキャッシュメモリと、を備えて、セクタを特定しての書き込み/読み出しを行う際に、このセクタがエントリされていれば、書き込み/読み出しはキャッシュメモリに対して行い、エントリされていなければ、読み出しに対してはフラッシュメモリをアクセスすることで行い、書き込みに対してはこのセクタをキャッシュメモリに新エントリした上で、キャッシュメモリに対して行うものとしたフラッシュメモリ駆動方法。

IPC (2件)：

G06F 12/08 ,  G06F 12/00 560

FI (2件)：

G06F 12/08 U ,  G06F 12/00 560 B

Fターム (6件)：

5B005JJ11 ,  5B005MM01 ,  5B005NN01 ,  5B005PP03 ,  5B060CA17 ,  5B060CB01