特許

J-GLOBAL ID：200903043363228670

半導体集積回路装置とそれに用いられる配線プログラム素子の製造方法

発明者： 関口 知紀 ,  木村 紳一郎 ,  田中 均 ,  野田 浩正 ,  青木 正和 ,  川本 洋
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平9-180633
公開番号（公開出願番号）：特開平11-017019
出願日： 1997年06月20日
公開日（公表日）： 1999年01月22日
要約：

【要約】 (修正有)【課題】 高集積化と低コスト化を実現してなる配線プログラム素子を搭載した半導体集積回路装置及びその配線プログラム素子の製造方法を提供する。【解決手段】 所望の回路機能を持つようにされてなる電子回路及びその動作電圧及び信号の入力と出力とを行うために用いられるパッドとを備えた半導体集積回路装置に設けられ、電子回路の配線経路の一部をなし、電気的な試験結果に対応して選択的に切断される配線プログラム素子を最上層の配線層で構成され、その上に形成された第1絶縁膜の選択的な開口部を利用してエッチング除去された切断面を持つプログラム配線部分及びパッドの上面を除いた第1絶縁膜の表面、プログラム配線部分の切断面、及びその切断に用いられ試験結果に対応して電子線又は光スポットの照射により感光部に対応されたレジスト膜開口を用いて形成されてなる開口部の開口面を覆う第2絶縁膜で構成する。

請求項（抜粋）：

所望の回路機能を持つようにされてなる電子回路と、上記電子回路に対して動作電圧及び信号の入力と出力とを行うために用いられるパッドと、上記電子回路の配線経路の一部をなし、上記電子回路の電気的な試験結果に対応して選択的に切断される配線プログラム素子とを備え、上記配線プログラム素子は、最上層の配線層で構成され、その上に形成された第1絶縁膜の選択的な開口部を利用してエッチング除去された切断面を持つプログラム配線部分と、上記パッドの上面を除いた上記第1絶縁膜の表面、上記プログラム配線部分の上記切断面、及びその切断に用いられ上記試験結果に対応して電子線又は光スポットの照射による感光部に対応したレジスト膜開口を用いて形成されてなる上記開口部の開口面を覆う第2絶縁膜とで構成されてなるものであることを特徴とする半導体集積回路装置。

IPC (6件)：

H01L 21/82 ,  G11C 29/00 603 ,  H01L 21/8246 ,  H01L 27/112 ,  H01L 27/108 ,  H01L 21/8242

FI (5件)：

H01L 21/82 A ,  G11C 29/00 603 J ,  H01L 27/10 433 ,  H01L 27/10 621 B ,  H01L 27/10 681 F